cx82100 home 网络 处理器 数据 薄板
1-6
conexant 专卖的 和 confidential 信息
101306C
1.3.1
先进的 微控制器 总线 architecture
这 hnp 内部的 architecture 是 为基础 在 这 先进的 微控制器 总线
architecture (amba) 这个 定义 二 内部的 busses, 这 先进的 系统 总线
(asb) 和 这 先进的 附带的 总线 (apb).
•
这 32-位 asb 是 一个 高 效能, burst-模式, pipelined 总线, 这个 connects
多样的 总线 masters. 这 asb 支持 内部的 接口 至 功能 (blocks)
此类 作 处理器, 在-碎片 记忆, 外部 记忆 控制, 和 dma
控制.
•
这 64-位 apb connects 附带的 接口 blocks 至 这 asb 通过 这 asb-
至-apb 桥/dmac 和 是 设计 为 minimal 电源 消耗量 和 减少
complexity 至 支持 这 系统’s 附带的 功能 此类 作 计时器, emacs,
和 这 usb 接口.
那里 是 三 其它 组件 的 这 amba 系统: 这 asb 解码器, asb arbiter,
和 这 asb-至-apb 桥.
•
这 asb 解码器 decodes 这 地址 为 所有 这 asb 从动装置 设备.
•
这 asb arbiter assigns 这 asb ownership 至 asb masters.
•
所有 apb 设备 是 accessible 用 asb masters 通过 这 asb-至-apb 桥.
1.3.2
arm940t 处理器
这 hnp 使用 一个 arm940t harvard 加载/store architecture cached 处理器
macrocell 和 一个 高 效能 32-位 risc-为基础 arm9tdmi 核心. 这 "tdmi"
stands 为
T
humb 16-位 compressed 操作指南 设置,
D
ebug extensions,
M
ultiplier
增强, 和
I
ce extension.
独立的 4 kb 操作指南 和 4 kb 数据 caches 和 一个 记忆 保护 单位 准许 这
记忆 至 是 segmented 和 保护 在 一个 简单的 manner. 一个 写-后面的 cache scheme
和 写 缓存区 是 使用 至 优化 效能 和 降低 asb 交通量.
这 arm940t 使用 一个 5-平台 pipeline consisting 的 fetch, decode, execute, 记忆 和
写 stages. 这 arm940t 接口 至 这 其它 内部的 hnp blocks 使用 unified
地址 和 数据 busses 兼容 和 这 amba 总线 architecture. 这 arm940t
也 有 一个 ‘trackingice’ 模式 那 准许 一个 常规的 ice (在-电路 emulator) 模式
的 运作.
这 arm9tdmi 核心 有 二 起作用的-低 和 水平的-敏感的 中断 输入, fiq# 和
irq#, 这个 能 出现 asynchronously. 这 fiq# 是 高等级的 priority 比 irq# 在 那 它
是 serviced 第一 当 两个都 中断 assert 同时发生地. servicing 一个 fiq# 使不能运转
irq# 直到 这 fiq# handler exits 或者 re-使能 irq#. 一个 中断 handler 必须 总是
clear 这 源 的 这 中断. 这 vector 地址 为 irq# 和 fiq# 是
0x00000018 和 0x0000001c, 各自.
1.3.3
asb 解码器
这 asb 解码器 执行 这 地址 解码 和 选择 slaves appropriately.
: 点此下载
