– 6 –
CXD1804CR
管脚
非.
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
—
—
i/o
i/o
—
—
i/o
—
i/o
—
i/o
—
—
I
O
O
O
O
O
O
O
—
O
O
O
O
O
O
O
—
—
i/o
i/o
i/o
i/o
i/o
i/o
—
—
负的
负的
—
—
负的
—
负的
—
负的
—
—
负的
—
负的
负的
负的
负的
—
—
电源
电源
scsi i/f
scsi i/f
电源
电源
scsi i/f
电源
scsi i/f
电源
scsi i/f
电源
电源
系统 i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
电源
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
电源
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
bufmem i/f
V
DD
V
SS
scsi 控制 总线 xmsg 信号
scsi 数据 总线 xsel 信号
V
SS
V
DD
scsi 控制 总线 xcd 信号
V
SS
scsi 控制 总线 xreq 信号
V
SS
scsi 控制 总线 xio 信号
V
SS
V
DD
cxd1804ar 重置 信号
地址 总线 输出 位 0 至 缓存区 记忆
地址 总线 输出 位 1 至 缓存区 记忆
地址 总线 输出 位 2 至 缓存区 记忆
地址 总线 输出 位 3 至 缓存区 记忆
地址 总线 输出 位 4 至 缓存区 记忆
地址 总线 输出 位 5 至 缓存区 记忆
地址 总线 输出 位 6 至 缓存区 记忆
V
SS
地址 总线 输出 位 7 至 缓存区 记忆
地址 总线 输出 位 8 至 缓存区 记忆
地址 总线 输出 位 9 至 缓存区 记忆
缓存区 记忆 ras (行 地址 strobe) 信号
缓存区 记忆 cas (column 地址 strobe) 信号
缓存区 记忆 cas (column 地址 strobe) 信号
数据 写 strobe 信号 至 缓存区 记忆
V
SS
V
DD
缓存区 记忆 数据 总线 位 0
缓存区 记忆 数据 总线 位 1
缓存区 记忆 数据 总线 位 2
缓存区 记忆 数据 总线 位 3
缓存区 记忆 数据 总线 位 4
缓存区 记忆 数据 总线 位 5
V
DD
V
SS
XMSG
XSEL
V
SS
V
DD
XCD
V
SS
XREQ
V
SS
XIO
V
SS
V
DD
XRES
MA0
MA1
MA2
MA3
MA4
MA5
MA6
V
SS
MA7
MA8
MA9
XRAS
XUCAS
XLCAS
XMWR
V
SS
V
DD
MDB0
MDB1
MDB2
MDB3
MDB4
MDB5
标识 i/o 逻辑 分类 描述