—24—
cxd1803aq/ar
dr vif 寄存器
sony cd dsp bit7 bit6 bit5 bit4 bit3 bit2 定时 chart
c2po lrck bedg bck1 bck0 lsb
cdl30 序列
L L L L H L 图. 2-1-1(1)
cdl35 序列
cdl40 序列
L L H L H L 图. 2-1-1 (2)
(48-位 slot 模式)
cdl40 序列
L H L H X H 图. 2-1-1(3)
(64-位 slot 模式)
表格 2-1-1 drvif 寄存器 settings
cxd1125q/qz, cxd1130q/qz, cxd1135q/qz
cdl30 序列 cxd1241q/qz, cxd1245q, cxd1246q/qz
cxd1247q/qz/r, 等
cdl35 序列 cxd1165q, cxd1167q/qz/r, 等
cdl40 序列 cxd2500q/qz, 等
便条 1)
2.1.2. config1 (配置 1) 寄存器
这个 寄存器 是 设置 取决于 在 这 ic 附带的 硬件. 这 sub cpu sets 这个 寄存器 之后 这
ic 是 重置.
位 7: 保留
正常情况下 设置 低.
位 6: XSLOW
这 号码 的 时钟 信号 每 dma1 循环 是 决定 用 这个 位.
高: 4 时钟 信号
低: 12 时钟 信号
设置 低 当 一个 低-速 sram 是 连接 为 v
DD
= 3.5 v.
当 xslow 是 低, erasure 纠正 和 翻倍 速 playback 是 prohibited.
位 5: 保留
正常情况下 设置 低.
位 4,3: ramsz1, 0 (内存 大小 1, 0)
位 2: 9BITRAM
这些 位 是 设置 取决于 在 这 大小 的 这 缓存区 记忆 连接 至 这 ic.
谈及 至 chapter 3 为 信息 在 缓存区 记忆 连接.
RAMSZ1 RAMSZ0 9BITRAM 记忆 大小
'l' 'l' 'l' 32K
W
×
8
b
'l' 'l' 'h' 32K
W
×
9
b
'l' 'h' 'l' 64K
W
×
8
b
'l' 'h' 'h' 64K
W
×
9
b
'h' 'l' 'l' 128K
W
×
8
b
'h' 'l' 'h' 128K
W
×
9
b
'h' 'h' 'l' 256K
W
×
8
b
'h' 'h' 'h' 256K
W
×
9
b
: 点此下载
