CY2280
文档 #: 38-07207 rev. *a 页 3 的 12
函数 表格 (-11s 选项)
SEL100 SEL1 SEL0 sel_ss
[2]
cpu/pci
比率 CPUCLK
pciclk_f
PCICLK REF apic usbclk
0 0 0 n/一个 2 hi-z hi-z hi-z hi-z hi-z
0 0 1 n/一个 2 保留 保留 14.318 mhz 14.318 mhz 48 mhz
0 1 0 n/一个 2 保留 保留 14.318 mhz 14.318 mhz 48 mhz
0 1 1 0 (downspread) 2 66.66 mhz 33.33 mhz 14.318 mhz 14.318 mhz 48 mhz
0 1 1 1 (非 展开) 2 66.66 mhz 33.33 mhz 14.318 mhz 14.318 mhz 48 mhz
1 0 0 n/一个 3 tclk/2 tclk/6 TCLK
[3]
TCLK
[3]
tclk/2
1 0 1 n/一个 3 保留 保留 14.318 mhz 14.318 mhz 48 mhz
1 1 0 n/一个 3 保留 保留 14.318 mhz 14.318 mhz 48 mhz
1 1 1 0 (downspread) 3 100 mhz 33.33 mhz 14.318 mhz 14.318 mhz 48 mhz
1 1 1 1 (非 展开) 3 100 mhz 33.33 mhz 14.318 mhz 14.318 mhz 48 mhz
函数 表格 (-21s 选项)
SEL100 SEL1 SEL0 sel_ss
[2]
cpu/pci
比率 CPUCLK
pciclk_f
PCICLK REF apic usbclk
0 0 0 n/一个 2 hi-z hi-z hi-z hi-z hi-z
0 0 1 n/一个 2 保留 保留 14.318 mhz 保留 48 mhz
0 1 0 n/一个 2 保留 保留 14.318 mhz 保留 48 mhz
0 1 1 0 (downspread) 2 66.66 mhz 33.33 mhz 14.318 mhz 16.67 mhz 48 mhz
0 1 1 1 (非 展开) 2 66.66 mhz 33.33 mhz 14.318 mhz 16.67 mhz 48 mhz
1 0 0 n/一个 3 tclk/2 tclk/6 TCLK
[3]
tclk/12
[3]
tclk/2
1 0 1 n/一个 3 保留 保留 14.318 mhz 保留 48 mhz
1 1 0 n/一个 3 保留 保留 14.318 mhz 保留 48 mhz
1 1 1 0 (downspread) 3 100 mhz 33.33 mhz 14.318 mhz 16.67 mhz 48 mhz
1 1 1 1 (非 展开) 3 100 mhz 33.33 mhz 14.318 mhz 16.67 mhz 48 mhz
真实的 时钟 频率 值
时钟 输出
目标 频率
(mhz)
真实的 频率
(mhz) PPM
CPUCLK 66.67 66.654
–
195
CPUCLK 100 99.77
–
2346
USBCLK 48.0 48.008 167
电源 管理 逻辑
cpu_停止 pci_停止 pwr_dwn CPUCLK PCICLK pciclk_f
其它
Clocks osc. PLLs
X X 0 低 低 低 低 止 止
0 0 1 低 低 运动 运动 运动 运动
0 1 1 低 运动 运动 运动 运动 运动
1 0 1 运动 低 运动 运动 运动 运动
1 1 1 运动 运动 运动 运动 运动 运动
注释:
2. 目标 频率 是 modulated 用 percentage 显示 (最大值.) 当 sel_ss
= 0.
3. tclk 有提供的 在 这 xtalin 管脚 在 测试 模式.
: 点此下载
