首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:240815
 
资料名称:CY2077FZI
 
文件大小: 276.71K
   
说明
 
介绍:
High-accuracy EPROM Programmable Single-PLL Clock Generator
 
 


: 点此下载
  浏览型号CY2077FZI的Datasheet PDF文件第1页
1
浏览型号CY2077FZI的Datasheet PDF文件第2页
2
浏览型号CY2077FZI的Datasheet PDF文件第3页
3

4
浏览型号CY2077FZI的Datasheet PDF文件第5页
5
浏览型号CY2077FZI的Datasheet PDF文件第6页
6
浏览型号CY2077FZI的Datasheet PDF文件第7页
7
浏览型号CY2077FZI的Datasheet PDF文件第8页
8
浏览型号CY2077FZI的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY2077
文档 #: 38-07210 rev. *b 页 4 的 13
输出 时钟 切换 特性 商业的
在 这 运行 范围
[4]
参数 描述 测试 情况 最小值 典型值 最大值 单位
t
1w
输出 职责 循环 在 1.4v,
V
DD
= 4.5
5.5v
t
1w
= t
1A
÷
t
1B
1
40 mhz, c
L
<= 50 pf
40
125 mhz, c
L
<= 25 pf
125
133 mhz, c
L
<= 15 pf
45
45
45
55
55
55
%
%
%
t
1x
输出 职责 循环 在
V
DD
/2, v
DD
= 4.5
5.5v
t
1x
= t
1A
÷
t
1B
1
40 mhz, c
L
<= 50 pf
40
125 mhz, c
L
<= 25 pf
125
133 mhz, c
L
<= 15 pf
45
45
45
55
55
55
%
%
%
t
1y
输出 职责 循环 在
V
DD
/2, v
DD
= 3.0
3.6v
t
1y
= t
1A
÷
t
1B
1
40 mhz, c
L
<= 30 pf
40
100 mhz, c
L
<= 15 pf
45
40
55
60
%
%
t
2
输出 时钟 上升 时间 在 0.8
2.0v, v
DD
= 4.5v
5.5v, c
L
= 50 pf
在 0.8
2.0v, v
DD
= 4.5v
5.5v, c
L
= 25 pf
在 0.8
2.0v, v
DD
= 4.5v
5.5v, c
L
= 15 pf
在 0.2v
DD
0.8v
DD
, v
DD
= 4.5v
5.5v, c
L
= 50 pf
在 0.2v
DD
0.8v
DD
, v
DD
= 3.0v
3.6v, c
L
= 30 pf
在 0.2v
DD
0.8v
DD
, v
DD
= 3.0v
3.6v, c
L
= 15 pf
1.8
1.2
0.9
3.4
4.0
2.4
ns
ns
ns
ns
ns
ns
t
3
输出 时钟 下降 时间 在 0.8v
2.0v, v
DD
= 4.5v
5.5v, c
L
= 50 pf
在 0.8
2.0v, v
DD
= 4.5v
5.5v, c
L
= 25 pf
在 0.8
2.0v, v
DD
= 4.5v
5.5v, c
L
= 15 pf
在 0.2v
DD
0.8v
DD
, v
DD
= 4.5v
5.5v, c
L
= 50 pf
在 0.2v
DD
0.8v
DD
, v
DD
= 3.0v
3.6v, c
L
= 30 pf
在 0.2v
DD
0.8v
DD
, v
DD
= 3.0v
3.6v, c
L
= 15 pf
1.8
1.2
0.9
3.4
4.0
2.4
ns
ns
ns
ns
ns
ns
t
4
开始-向上 时间 输出 的
电源-向下
pwr_dwn 管脚 低 至 高
[5]
12ms
t
5a
电源-向下 延迟 时间
(同步的 设置)
pwr_dwn 管脚 低 至 输出 低
(t= 时期 的 输出 clk)
t/2 t +
10
ns
t
5b
电源-向下 延迟 时间
(异步的 设置)
pwr_dwn 管脚 低 至 输出 低 10 15 ns
t
6
电源-向上 时间 从 电源-在
[5]
12ms
t
7a
输出 使不能运转 时间
(同步的 设置)
oe 管脚 低 至 输出 高-z
(t= 时期 的 输出 clk)
t/2 t +
10
ns
t
7b
输出 使不能运转 时间
(异步的 设置)
oe 管脚 低 至 输出 高-z 10 15 ns
t
8
输出 使能 时间
(总是 同步的
使能)
oe 管脚 低 至 高
(t= 时期 的 输出 clk)
t1.5t
+
25ns
ns
t
9
顶峰-至-顶峰 时期
Jitter
V
DD
= 3.0v
3.6v, 4.5v
5.5v, fo > 33 mhz, v
CO
> 100 mhz
V
DD
= 3.0v
5.5v, fo < 33 mhz
80
0.3%
150
1%
ps
% 的
F
O
注释:
4. 不 所有 参数 量过的 在 生产 测试.
5. 振荡器 开始 时间 不能 是 有保证的 为 所有 结晶 类型. 这个 规格 是 为 运作 和 在 截 crystals with 等效串联电阻 < 70
.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com