首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:242680
 
资料名称:CS8421-CZZR
 
文件大小: 646.35K
   
说明
 
介绍:
32-bit, 192 kHz Asynchronous Sample Rate Converter
 
 


: 点此下载
  浏览型号CS8421-CZZR的Datasheet PDF文件第8页
8
浏览型号CS8421-CZZR的Datasheet PDF文件第9页
9
浏览型号CS8421-CZZR的Datasheet PDF文件第10页
10
浏览型号CS8421-CZZR的Datasheet PDF文件第11页
11

12
浏览型号CS8421-CZZR的Datasheet PDF文件第13页
13
浏览型号CS8421-CZZR的Datasheet PDF文件第14页
14
浏览型号CS8421-CZZR的Datasheet PDF文件第15页
15
浏览型号CS8421-CZZR的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CS8421
12 DS641PP1
3. 一般 描述
这 cs8421 是 一个 32-位, 高 效能, 大而单一的cmos 立体的 异步的 样本 比率 转换器.
这 数字的 音频的 数据 是 输入 和 输出 通过 configurable 3-线 串行 端口. 这 数字的 音频的 在-
放/输出 端口 提供 left justified, 正确的 justified, 和 i²s 串行 音频的 formats. 这 cs8421 也 sup-
端口 一个 tdm 模式 这个 准许 多样的 途径 的数字的 音频的 数据 在 一个 串行 线条. 一个 绕过 模式
准许 这 数据 至 是 passed 直接地 至 这 输出 端口 没有 样本 比率 转换.
这 cs8421 做 不 需要 一个 控制 端口 接口, helping 至 速 设计 时间 用 不 需要 这
用户 至 开发 软件 至 配置 这 部分. 管脚 那 是 sensed 之后 重置 准许 这 部分 至 是 con-
figured. 看 “reset, 电源 向下, 和 开始-up” 在 页 32.
目标 产品 包含 数字的 recording systems (dvd-r/rw, cd-r/rw, pvr, dat, md, 和 vtr),
数字的 混合 consoles, 高质量 d/一个, 影响 processors和 计算机 音频的 系统.
图示 5 和 图示 6 显示 这 供应 和 外部 连接 至 这 cs8421.
4. 三-线 串行 在放/输出 音频的 端口
一个 3-线 串行 音频的 输入/输出 端口 是 提供.这 接口 format 应当 是 选择 至 合适 这 在-
tached 设备 通过 这 ms_sel, saif, 和 saof 管脚. 表格 1, 表格 2, 一个d 表格 3 显示 这 管脚
功能 和 它们的 相应的 settings.这 下列的 参数 是 可调整的:
主控 或者 从动装置.
主控 时钟 (mclk) ratios 的 128*fsi/o, 256*fsi/o, 384*fsi/o, 和 512*fsi/o (主控 mode).
音频的 数据 决议 的 16, 20, 24, 或者 32-位.
left 或者 正确的 justification 的 这 数据 相关的 至 left/正确的 时钟 (lrck) 作 好 作 i²s.
图示 7, 图示 8, 和 图示 9 显示这 输入/输出 formats 有.
在 主控 模式, 这 left/正确的 时钟 和 这 串行 位 时钟 是 输出, 获得 从 这 xti 输入 管脚 mas-
ter 时钟.
在 从动装置 模式, 这 left/正确的 时钟 和 这 串行 位 时钟 是 输入 和 将 是 异步的 至 这 xti
主控 时钟. 这 left/正确的 时钟 应当 是 持续的, 但是 这 职责 循环 能 是 较少 比 50% 如果 足够的
串行 clocks 是 呈现 在 各自 phase 至 时钟 所有 的 这 数据 位.
isclk 是 总是 设置 至 64*fsi 当 这 输入 是 set 至 主控. 在 正常的 运作, osclk 是 设置 至
64*fso. 在 tdm 从动装置 模式, osclk 必须 运作 在n*64*fso, 在哪里 n 是 这 号码 的 cs8421’s con-
nected 一起. 在 tdm 主控 模式, osclk 是 设置 至 256*fso
5. 模式 选择
这 cs8421 使用 这 电阻器 连结 至 这 ms_sel, saif, 和 saof 管脚 至 决定 这 模式
的 运作. 之后 重置 这 电阻 值 和 condition (vl 或者 地) 是 sensed. 这个 运作 将 引领
大概 4
µ
s 至 完全. 这 src_unlock 管脚 将 re主要的 高 和 这 sdout 管脚 将 是 mut-
ed 直到 这 模式 发现 sequence 有 完成. 之后 这个, 如果 所有 clocks 是 稳固的, src_unlock
将 是 brought 低 当 音频的 输出 是 有效的 和 正常的 运作 将 出现. 表格 1, 表格 2, 和
表格 3 显示 这 管脚 功能 和它们的 相应的 settings. 如果 这 1.0 k
选项 是 选择 为
ms_sel, saif, 或者 saof, 这 电阻 连接 至 那 管脚 将 是 replaced 用 一个 直接 连接 至 vl
或者 地 作 适合的.
这 电阻 连结 至 各自 模式 选择 管脚 should 是 放置 physically 关闭 至 这 cs8421. 这
终止 的 这 电阻 不 连接 至 这 模式 选择 管脚 应当 是 连接 作 关闭 作 可能 至
vl 和 地 至 降低 噪音. 表格 1, 表格 2, 和 表格 3 显示 这 管脚 功能 和 它们的 corre-
sponding settings.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com