CS8421
22 DS641PP1
7.2 qfn 管脚 描述
管脚
VD
1
数字的 电源
(
输入
) - 数字的 核心 电源 供应. 典型地 +2.5 v.
地
2
地面
(
输入
) - 地面 为 i/o 和 核心 逻辑.
RST
3
重置
(
输入
) - 当 rst是 低 这 cs8421 enters 一个 低 电源 模式 和 所有 内部的 states 是
重置. 在 最初的 电源 向上 rst
必须 是 使保持 低 直到这 电源 供应 是 stable 和 所有 输入 clocks
是 稳固的 在 频率 和 阶段.
绕过
4
样本 比率 转换器 绕过
(
输入
) - 当 绕过 是 高, 这 样本 比率 转换器 将 是
绕过 和 任何 数据 输入 通过 这 串行 音频的输入 端口 将 是 直接地 输出 在 这 串行
音频的 输出 端口. 当 绕过 是 低 这 样本 比率 转换器 将 运作 正常情况下.
ILRCK
5
串行 音频的 输入 left/正确的 时钟
(
输入
/
输出
) - 文字 比率 时钟 为 这 音频的 数据 在 这
sdin 管脚.
ISCLK
6
串行 音频的 位 时钟
(
输入
/
输出
) - 串行 位 时钟 为 音频的 数据 在 这 sdin 管脚.
SDIN
7
串行 音频的 输入 数据 端口
(
输入
) - 音频的 数据 串行 输入 管脚.
mclk_输出
8
主控 时钟 输出
(
输出
) - 缓冲 和 水平的 shifted 输出 为 主控 时钟. 如果 mclk_输出
是 不 必需的, 这个 管脚 应当 是 牵引的 高 通过 一个 47 k
Ω
电阻 至 转变 这 输出 止. 看
“master clock” 在 页 17.
tdm_在
9
串行 音频的 tdm 输入
(
输入
) - 时间 分隔 multiplexing 串行 音频的 数据 输入. grounded
当 不 使用. 看 “time 分隔 multiplexing (tdm) mode” 在 页 18
SDOUT
10
串行 音频的 输出 数据 端口
(
输出
) - 音频的 数据 串行 输出 管脚. optionally 这个 管脚 将 是
牵引的 低 通过 一个 47 k
Ω
电阻, 但是 应当 不 是 牵引的 高.
OSCLK
11
串行 音频的 位 时钟
(
输入
/
输出
) - 串行 位 时钟 为 音频的 数据 在 这 sdout 管脚.
OLRCK
12
串行 音频的 输入 left/正确的 时钟
(
输入
/
输出
) - 文字 比率 时钟 为 这 音频的 数据 在 这
sdout 管脚.
ms_sel
13
主控/从动装置 选择
(
输入
) - 使用 至 选择 主控 或者 从动装置 for 这 输入 和 输出 串行 音频的
端口 在 startup 和 重置. 看 表格 1 在 页 13 为 format settings.
地
14
地面
(
输入
) - 地面 为 i/o 和 核心 逻辑.
VL
15
逻辑 电源
(
输入
) - 输入/输出 电源 供应. 典型地 +3.3 v 或者 +5.0 v.
SAOF
16
串行 音频的 输出 format 选择
(
输入
) - 使用 至 选择 这 串行 音频的 输出 format 在 星-
tup 和 重置. 看 表格 3 在 页 13 为 format settings.
SAIF
17
串行 音频的 输入 format 选择
(
输入
) - 使用 至 选择 这 串行 音频的 输入 format 在 startup
和 重置. 看 表格 2 在 页 13 为 format settings.
src_unlock
18
src unlock 指示信号
(
输出
) - indicates 当 这 src 是 unlocked. 看 “src locking 和
varispeed” 在 页 15.
XTO
19
结晶 输出
(输出
放
) - 结晶 输出 为 主控 时钟. 看 “master clock” 在 页 17.
XTI
20
结晶/振荡器 在
(
输入
) - 结晶 或者 数字的 时钟 输入 为 主控 时钟. 看 “master clock” 在
页 17.
热的 垫子
-
热的 垫子
- 热的 relief 垫子 为 优化 热温 消耗.
表格 5. qfn 管脚 描述
: 点此下载
