CS8421
DS641PP1 9
注释: 6. 之后 powering 向上 这 cs8421, rst
应当 是 使保持 低 直到 这 power 供应 和 clocks 是 settled.
7. 这 最大 可能 样本 比率 是 xti/128.
8. olrck 必须 仍然是 高 为 在 least 8 osclk 时期 在 tdm 模式.
9. 仅有的 这 输入 或者 这 输出 串行 端口能 是 设置 作 主控 在 一个 给 时间.
主控 模式
(便条 9)
i/osclk 频率 (非-tdm) 64*fsi/o MHz
osclk 频率 (tdm) 256*Fso MHz
i/olrck 职责 循环 45 55 %
i/osclk 职责 循环 45 55 %
i/osclk 下落 边缘 至 i/olrck 边缘 t
lcks
-5ns
osclk 下落 边缘 至 olrck 边缘 (tdm) t
fss
-5ns
osclk 下落 边缘 至 sdout 输出 有效的 t
dpd
-7ns
sdin/tdm_在 建制 时间 在之前 i/osclk rising 边缘 t
ds
3-ns
sdin/tdm_在 支撑 时间 之后 i/osclk rising 边缘 t
dh
5-ns
参数 标识 最小值 最大值 单位
t
ds
OLRCK
(输出)
t
dh
t
dpd
t
fss
OSCLK
(输出)
tdm_在
(输入)
SDOUT
(输出)
MSB
msb-1
MSB
msb-1
t
ds
MSB
t
dh
t
dpd
msb-1
t
lcks
i/olrck
(输出)
i/osclk
(输出)
SDIN
(输入)
SDOUT
(输出)
MSB
msb-1
图示 3. 非-tdm 主控 模式 定时 图示 4. tdm 主控 模式 定时