10
初步的 规格
flashflex51 mcu
sst89e52rd2 / sst89e54rd2 / sst89e58rd2 / sst89e516rd2
sst89v52rd2 / sst89v54rd2 / sst89v58rd2 / sst89v516rd2
©2004 硅 存储 技术, 公司 s71255-00-000 3/04
P3[3] I
int1#:
外部 中断 1 输入
P3[4] I
t0:
外部 计数 输入 至 计时器/计数器 0
P3[5] I
t1:
外部 计数 输入 至 计时器/计数器 1
P3[6] O
wr#:
外部 数据 记忆 写 strobe
P3[7] O
rd#:
外部 数据 记忆 读 strobe
PSEN# i/o
程序 store 使能:
psen# 是 这 读 strobe 至 外部 程序 store. 当 这
设备 是 executing 从 内部的 程序 记忆, psen# 是 inactive (v
OH
). 当 这
设备 是 executing 代号 从 外部 程序 记忆, psen# 是 使活动 两次 各自
机器 循环, 除了 当 进入 至 外部 数据 记忆 当 一个 psen# 触发
是 skipped 在 各自 机器 循环. 一个 强迫 高-至-低 输入 转变 在 这 psen# 管脚
当 这 rst 输入 是 continually 使保持 高 为 更多 比 ten 机器 循环 将 导致 这
设备 至 enter 外部 host 模式 为 程序编制.
RST I
重置:
当 这 振荡器 是 运动, 一个 高 逻辑 状态 在 这个 管脚 为 二 机器 循环
将 重置 这 设备. 之后 一个 重置, 如果 这 psen# 管脚 是 驱动 用 一个 高-至-低 输入 转变
当 这 rst 输入 管脚 是 使保持 高, 这 设备 将 enter 这 外部 host 模式, 否则
这 设备 将 enter 这 正常的 运作 模式.
EA# I
外部 进入 使能:
ea# 必须 是 驱动 至 v
IL
在 顺序 至 使能 这 设备 至 fetch
代号 从 这 外部 程序 记忆. ea# 必须 是 驱动 至 v
IH
为 内部的 程序
执行. 不管怎样, 安全 锁 水平的 4 将 使不能运转 ea#, 和 程序 执行 是 仅有的
可能 从 内部的 程序 记忆. 这 ea# 管脚 能 tolerate 一个 高 电压
2
的 12v.
ale/prog# i/o
地址 获得 使能:
ale 是 这 输出 信号 为 闭锁 这 低 字节 的 这 地址
在 一个 进入 至 外部 记忆. 这个 管脚 是 也 这 程序编制 脉冲波 输入
(prog#) 为 flash 程序编制. 正常情况下 这 ale
3
是 emitted 在 一个 常量 比率 的 1/6 这
结晶 频率
4
和 能 是 使用 为 外部 定时 和 clocking. 一个 ale 脉冲波 是
skipped 在 各自 进入 至 外部 数据 记忆. 不管怎样, 如果 ao 是 设置 至 1, ale 是 dis-
abled.
p4[3:0]
5
i/o 和 内部的
拉-ups
端口 4:
端口 4 是 一个 4-位 bi-directional i/o 端口 和 内部的 拉-ups. 这 端口 4 输出 buff-
ers 能 驱动 ls ttl 输入. 端口 4 管脚 是 牵引的 高 用 这 内部的 拉-ups 当 ‘1’s 是
写 至 它们 和 能 是 使用 作 输入 在 这个 状态. 作 输入, 端口 4 管脚 那 是 exter-
nally 牵引的 低 将 源 电流 因为 的 这 内部的 拉-ups.
P4[0] i/o 位 0 的 端口 4
P4[1] i/o 位 1 的 端口 4
p4[2] / int3# i/o 位 2 的 端口 4 / int3# 外部 中断 3 输入
p4[3] / int2# i/o 位 3 的 端口 4 / int2# 外部 中断 2 输入
XTAL1 I
结晶 1:
输入 至 这 反相的 振荡器 放大器 和 输入 至 这 内部的 时钟 发生器
电路.
XTAL2 O
结晶 2:
输出 从 这 反相的 振荡器 放大器
V
DD
I
电源 供应
V
SS
I
地面
t2-1.0 1255
1. i = 输入; o = 输出
2. 它 是 不 需要 至 receive 一个 12v 程序编制 供应 电压 在 flash 程序编制.
3. ale 加载 公布: 当 ale 管脚 experiences 高等级的 加载 (>30pf) 在 这 重置, 这 mcu 将 accidentally enter 在 模式s
其它 比 正常的 working 模式. 这 解决方案 是 至 增加 一个 拉-向上 电阻 的 3-50 k
Ω
至 v
DD
, e.g. 为 ale 管脚.
4. 为 6 时钟 模式, ale 是 emitted 在 1/3 的 结晶 频率.
5. 端口 4 是 不 呈现 在 这 pdip 包装.
表格 2-1: P
在
D
ESCRIPTIONS
(c
ONTINUED
) (2
的
2)
标识 类型
1
名字 和 功能
: 点此下载
