ad5450/ad5451/ad5452/ad5453
–
5
–
rev. prd
初步的 技术的数据
管脚 函数 描述
MSOP TSOT Mnemonic 函数
18 I
输出
1 dac 电流 输出.
2 7 GND 地面 管脚.
3 6 SCLK 串行 时钟 输入. 用 default, 数据 是 clocked 在 这 输入 变换 寄存器 在 这
下落 边缘 的 这 串行 时钟 输入. alternatively, 用 意思 的 这 串行 控制
位, 这 设备 将 是 配置 此类 那 数据 是 clocked 在 这 变换 寄存器 在
这 rising 边缘 的 sclk.
4 5 SDIN 串行 数据 输入. 数据 是 clocked 在 这 16-位 输入 寄存器 在 这 起作用的 边缘 的
这 串行 时钟 输入. 用 default, 在 电源 向上, 数据 是 clocked 在 这 变换 寄存器
在 这 下落 边缘 的 sclk. 这 控制 位 准许 这 用户 至 改变 这 起作用的
边缘 至 rising 边缘.
54
同步
起作用的 低 控制 输入. 这个 是 这 框架 同步 信号 为 这 输入
数据. 数据 是 承载 至 这 变换 寄存器 在 这 起作用的 边缘 的 这
下列的 clocks.
63 V
DD
积极的 电源 供应 输入. 这些 部分 能 运作 从 一个 供应 的 +2.5 v 至
+5.5 v.
72 V
REF
dac 涉及 电压 输入 管脚.
81 R
FB
dac 反馈 电阻 管脚. establish 电压 输出 为 这 dac 用 连接 至
外部 放大器 输出.
管脚 配置
ad5452/
AD5453
(不 至 规模)
IOUT1
地
SCLK
SDIN
1
2
3
4
5
6
7
8
RFB
VREF
V
DD
同步
ad5450/
ad5451/
ad5452/
AD5453
(不 至 规模)
IOUT1
地
SCLK
SDIN
1
2
3
4
5
6
7
8RFB
VREF
V
DD
同步
msop (rm-8)
tsot (uj-8)
: 点此下载
