ad5620/ad5640/ad5660
rev. 一个 | 页 9 的 24
管脚 配置 和函数 描述
同步
04539-003
V
DD
1
V
REFOUT
2
V
FB
3
V
输出
4
地
8
DIN
7
SCLK
6
5
ad5620/
ad5640/
AD5660
顶 视图
(不 至 规模)
图示 3. sot-23 管脚 配置
同步
04539-004
V
DD
1
V
REFOUT
2
V
FB
3
V
输出
4
地
8
DIN
7
SCLK
6
5
ad5620/
ad5640/
AD5660
顶 视图
(不 至 规模)
图示 4. msop 管脚 配置
表格 5. 管脚 函数 描述
管脚 非. Mnemonic 描述
1 V
DD
电源 供应 输入. 这些 部分 能 运作 从 2.7 v 至 5.5 v. v
DD
应当 是 decoupled 至 地.
2 V
REFOUT
涉及 电压 输出.
3 V
FB
反馈 连接 为 这 输出 放大器. v
FB
应当 是 连接 至 v
输出
为 正常的 运作.
4 V
输出
相似物 输出 电压 从 dac. 这 输出放大器 有 栏杆-至-栏杆 运作.
5
同步
水平的-triggered 控制 输入 (起作用的 低). 这个 是 the 框架 同步 信号 为 这 输入 数据. 当
同步变得 低, 它 使能 这 输入 变换 寄存器 和 数据是 transferred 在 在 这 下落 edges 的 这 下列的
clocks. 这 dac 是 updated 下列的 这 24
th
时钟 循环 为 这 ad5660 和 这 16
th
时钟 循环 为
ad5620/ad5640 除非 同步是 带去 高 在之前 这个 边缘. 在这个 情况, 这 rising 边缘 的 同步acts 作 一个
中断, 和 这 写 sequence 是 ignored 用 这 dac.
6 SCLK
串行 时钟 输入. 数据 是 clocked 在这 输入 变换 寄存器 在 这 下落 边缘 的 这 串行 时钟 输入. 数据
能 是 transferred 在 比率 向上 至 30 mhz.
7 DIN
串行 数据 输入. 这 ad5660 有 一个 24-位 变换 register, 和 这 ad5620/ad5640 有 一个 16 -位 变换 寄存器.
数据 是 clocked 在 这 寄存器 在 这 下落 边缘 的 这 串行 时钟 输入.
8 地 地面 涉及 要点 为 所有 电路系统 在 这 部分.
: 点此下载
