AD671
rev. b
–10–
它 应当 是 修整 作 在之上, 虽然 一个 不同的 补偿 能 是
设置 为 一个 particular 系统 必要条件. 这个 电路 将 给 ap-
proximately
±
50 mv 的 补偿 修整 范围.
这 增益 修整 是 完毕 用 应用 一个 信号 1 1/2 lsbs 在下 这
名义上的 全部 规模 (9.9963 为 一个 10 v 范围). 修整 r1 至 给
这 last 转变 (1111 1111 1110 至 11111111 1111).
单极的 (0 v 至 +5 v) 校准
这 连接 为 这 0 v 至 +5 v 输入 范围 校准 是
显示 在 图示 8. 这 ad586, 一个 +5 v 精确 电压 谈及-
ence, 是 一个 极好的 选择 为 这个 模式 的 运作 因为
的 它的 效能, 稳固 和 optional fine 修整. 这 ad845
(16 mhz, 低 电源, 低 费用 运算 放大) 是 使用 至 维持 这
+5 伏特 下面 这 dynamically changing 加载 情况 的 这
涉及 输入.
AD845
AIN
REFIN
bpo/upo
ACOM
BIT1
BIT12
DCOM
AD671
ENCODE
DAV
OTR
MSB
6
7
2
3
4
20
23 24
17
22
18
19
21
13
14
15
16
V
CC
V
EE
V
逻辑
1
12
AD845
6
7
2
3
4
6
5
4
8
2
+V
在
+
15V
V
输出
修整
地
噪音
减少
AD586
1
µ
F
8
1
+15V
0.1
µ
F
390
+15V
–15V
0.1
µ
F
0 至 +5v
–15V
0.1
µ
F
+15V
0.1
µ
F
10k
Ω
1k
Ω
图示 8. 单极的 (0 v 至 +5 v) 校准
这 ad671 补偿 错误 必须 是 修整 在里面 这 相似物 在-
放 path, 也 直接地 在 front 的 这 ad671 或者 在里面 这 sig-
nal conditioning chain, eliminating 补偿 errors induced 用 这
信号 conditioning 电路系统. 图示 8 显示 一个 例子 的 如何
这 补偿 错误 能 是 修整 在 front 的 这 ad671. 这
ad586 是 配置 在 这 optional fine 修整 模式 至 提供
+6%/–2% (+240 lsbs/–80 lsbs) 的 增益 trim. 这 程序
为 修整 这 补偿 和 增益 errors 是 类似的 至 那 使用 为
这 单极的 10 v 范围 和 这 相似物 输入 值 设置 至 一个-
half 这 10 v 范围 值.
双极 (
5 v) 校准
这 连接 为 这 双极 输入 范围 是 显示 在 图示
9. 这 ad588 是 配置 至 提供 双 +5 v 输出. pro-
viding 一个 +5 v 涉及 电压 为 这 ad671 增益 修整 和 这
+5 v bpo/upo 输入 为 这 双极 补偿 修整.
AIN
ref 在
bpo/upo
ACOM
BIT1
BIT12
DCOM
AD671
ENCODE
DAV
OTR
MSB
20
23 24
17
22
18
19
21
13
14
15
16
V
CC
V
EE
V
逻辑
1
12
±
5V
0.1
µ
F
10
µ
F
0.1
µ
F
10
µ
F
1
14
15
50
150pF
50
13
12 11810
95
7
6
4 3
1
µ
F
AD588
150pF
R2
100
39k
15V
+
2
16
+
15
–
15
R1
100
6.2k
Ω
图示 9. 双极 (
±
5 v) 校准
双极 校准 是 类似的 至 单极的 校准. 第一, 一个 sig-
nal 1/2 lsb 在之上 负的 全部 规模 (–4.9988 v) 是 应用 和
r1 是 修整 至 给 这 第一 转变 (0000 0000 0000 至
0000 0000 0001). 然后 一个 信号 1 1/2 lsb 在下 积极的 全部
规模 (+4.9963) 是 应用, 和 r2 是 修整 至 给 这 last
转变 (1111 1111 1110 至 1111 1111 1111).
输出 latches
图示 10 显示 这 ad671 连接 至 这 74hc574 octal
d-类型 边缘 triggered latches 和 3-状态 输出. 这 获得
能 驱动 高级地 电容的 负载 (i.e., 总线 线条, i/o 端口) 当
维持 这 数据 信号 integrity. 这 最大 设置-向上 和
支撑 时间 的 这 574 类型 获得 必须 是 较少 比 20 ns (t
DD
和 t
SS
最小). 至 satisfy 这 (所需的)东西 的 这 574 类型
获得 这 推荐 逻辑 families 是 hc, s, 作, als, f 或者
bct. 新 数据 从 这 ad671 是 latched 在 这 rising 边缘 的
这 dav (管脚 24) 输出 脉冲波. previous 数据 能 是 latched 用
反相的 这 dav 输出 和 一个 7404 类型 反相器. 看 图-
ures 20, 21 和 22 为 pcb 布局 recommendations.
1D
2D
3D
4D
5D
6D
7D
8D
CLK
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
1D
2D
3D
4D
5D
6D
7D
8D
CLK
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
BIT1
BIT2
BIT3
BIT4
BIT5
BIT6
BIT7
BIT8
BIT9
BIT10
BIT11
BIT12
DAV
数据 总线
3-状态
控制
AD671
OC
OC
74HC574
74HC574
U6
U5
图示 10. ad671 至 输出 latches
输出 的 范围
一个 输出 的 范围 情况 exists 当 这 相似物 输入 电压
是 在之外 这 输入 范围 (0 v 至 +5 v, 0 v 至 +10 v,
±
5 v) 的
这 转换器. otr (管脚 14) 是 设置 低 当 这 相似物 输入
电压 是 在里面 这 相似物 输入 范围. otr 是 设置 高 和
将 仍然是 高 当 这 相似物 输入 电压 超过 这
输入 范围 用 典型地 1/2 lsb (otr 转变 是 测试 至
±
6 lsbs 的 精度) 从 这 中心 的 这
±
全部-规模 输出
代号. otr 将 仍然是 高 直到 这 相似物 输入 是 在里面
这 输入 范围 和 另一 转换 是 完成. 用 logical
anding otr 和 这 msb 和 它的 complement overrange
高 或者 underrange 低 情况 能 是 发现. 表格 ii 是 一个
真实 表格 为 这 在/下面 范围 电路 在 图示 11. sys-
tems 需要 可编程序的 增益 conditioning 较早的 至 这
ad671 能 立即 发现 一个 输出 的 范围 情况, 因此
eliminating 增益 选择 iterations.
表格 ii. 输出 的 范围 真实 表格
OTR MSB 相似物 输入 是
0 0 在 范围
0 1 在 范围
1 0 Underrange
1 1 Overrange
: 点此下载
