AD671
rev. b
–11–
MSB
OTR
MSB
在 = "1"
下面 = "1"
图示 11. overrange 或者 underrange 逻辑
输出 数据 format
这 ad671 提供 两个都 msb 和
MSB
输出, 传送
数据 在 积极的 真实 笔直地 二进制的 为 单极的 输入 范围
和 积极的 真实 补偿 二进制的 或者 twos complement 为 双极
输入 范围. 笔直地 二进制的 编码 是 使用 为 系统 那 交流-
cept 积极的-仅有的 信号. 如果 笔直地 二进制的 编码 是 使用 和
双极 输入 信号 一个 0 v 输入 将 结果 在 一个 二进制的 输出
的 2048. 这 应用 软件 将 有 至 减去 2048
至 决定 这 真实 输入 电压. 大多数 processors 典型地
执行 math 在 signed integers 和 假设 数据 是 在 那 为-
mat. twos complement format 降低 软件 overhead
这个 是 特别 重要的 在 高 速 数据 transfers, 此类
作 一个 dma 运作. 这 cpu 是 不 bogged 向下 performing
数据 转换 步伐, hence 增加 这 总的 系统
throughput.
表格 iii. 输出 数据 format
输入 相似物 数字的
范围 编码 输入
1
输出 OTR
2
0 至 +5 v 笔直地 二进制的
≤
–0.00061 v 0000 0000 0000 1
0 v 0000 0000 0000 0
+5 v 1111 1111 1111 0
>+5.00061 v 1111 1111 1111 1
0 至 +10 v 笔直地 二进制的
≤
–0.00122 v 0000 0000 0000 1
0 v 0000 0000 0000 0
+10 v 1111 1111 1111 0
≥
+10.00122 v 1111 1111 1111 1
–5 v 至 +5 v 补偿 二进制的
≤
–5.00122 v 0000 0000 0000 1
–5 v 0000 0000 0000 0
0 v 1000 0000 0000 0
+4.99756 v 1111 1111 1111 0
≥
+4.99878 v 1111 1111 1111 1
–5 v 至 +5 v 2s complement
≤
–5.00122 v 1000 0000 0000 1
(使用
MSB
) –5 v 1000 0000 0000 0
0 v 0000 0000 0000 0
+4.99756 v 0111 1111 1111 0
≥
+4.99878 v 0111 1111 1111 1
注释
1
电压 列表 是 和 补偿 和 增益 errors 调整 至 零.
2
典型 效能.
6.5
6.0
5.5
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
1k
10k 100k 1M 10M
转换 比率 – hz
毫安
cl = 0pf
cl = 30pf
cl = 50pf
图示 12. I
逻辑
vs. 转换 比率 为 各种各样的
电容的 负载 在 这 数字的 输出
I
逻辑
vs. 转换 比率
图示 12 显示 这 典型 逻辑 供应 电流 vs. 转换
比率 为 各种各样的 电容的 负载 在 这 数字的 输出.
: 点此下载
