AD671
rev. b
–14–
ad671 至 adsp-2100a 接口
图示 19 demonstrates 这 ad671 至 adsp-2100a 接口.
这 2100a 和 一个 时钟 频率 的 12.5 mhz 能 execute 一个
操作指南 在 一个 80 ns 循环. 这 ad671 是 配置 至 每-
表格 持续的 时间 抽样. 这 dav 输出 的 这 ad671
是 asserted 在 这 终止 的 各自 转换. dav 能 是 使用 至
获得 这 转换 结果 在 这 二 574 octal d-latches. 这
下落 边缘 的 这 抽样 时钟 是 使用 至 发生 一个 inter-
rupt (irq3) 为 这 处理器. 在之上 中断, 这 adsp-
2100a 开始 一个 数据 记忆 读 用 供应 一个 地址 在
这 dma 总线. 这 解码 地址 发生 oe 为 这
latches 和 这 处理器 读 它们的 输出 在 这 dma 总线.
这 转换 结果 是 读 在里面 一个 单独的 处理器 循环.
ad671 至 adsp-2101/adsp-2102 接口
图示 20 是 完全同样的 至 这 2100a 接口 除了 这 sam-
pling 时钟 是 使用 至 发生 一个 中断 (irq2) 为 这 pro-
cessor. 在之上 中断 这 adsp-2101a 开始 一个 数据 记忆
读 用 供应 一个 地址 在 这 地址 (一个) 总线. 这 de-
代号 地址 发生
OE
为 这 d-latches 和 这 处理器
读 它们的 输出 在 这 数据 (d) 总线. 读 这 变换器-
sion 结果 是 因此 完成 在里面 一个 单独的 处理器 循环.
adsp-2100a
dma0:13
dma0:15
DMACK
地址 总线
DECODE
+
5V
q0:7
d0:7
574
OE
q0:7
d0:7
574
OE
数据 总线
d0:3
DAV
bit1:12
抽样
时钟
ENCODE
16
8
4
8
8
4
DMRD
IRQ3
AD671
图示 19. ad671 至 adsp-2100a 接口
adsp-2101
a0:13
d0:15
地址 总线
DECODE
q0:7
d0:7
574
OE
q0:7
d0:7
574
OE
数据 总线
d0:3
DAV
bit1:12
抽样
时钟
ENCODE
16
8
4
8
8
4
RD
IRQ2
AD671
图示 20. ad671 至 adsp-2101/adsp-2102 接口
图示 21. pcb silkscreen 和 组件 placement
图解 为 计算数量 5, 10 和 13
: 点此下载
