AD73322
–14–
rev. b
增益
1
INVERT
单独的-结束
使能
0/38db
PGA
DECIMATOR
串行
i/o
端口
+6/–15db
PGA
持续的
时间
低-通过
过滤
1-位
DAC
切换
电容
低-通过
过滤
数字的
sigma-
DELTA
MODULATOR
增益
1
inter-
POLATOR
V
REF
VFBN1
VINN1
VINP1
VFBP1
VOUTP1
VOUTN1
REFCAP
REFOUT
DECIMATOR
+6/–15db
持续的
时间
低-通过
过滤
1-位
DAC
切换
电容
低-通过
过滤
数字的
sigma-
DELTA
MODULATOR
增益
1
inter-
POLATOR
V
REF
VFBN2
VINN2
VINP2
VFBP2
VOUTP2
VOUTN2
AD73322
AGND1 AGND2 DGND
SDOFS
SDO
MCLK
SE
重置
SCLK
SDIFS
SDI
DVDDAVDD2AVDD1
涉及
PGA
相似物
sigma-delta
MODULATOR
相似物
循环
后面的
增益
1
INVERT
单独的-结束
使能
0/38db
PGA
相似物
sigma-delta
MODULATOR
相似物
循环
后面的
图示 9. 函数的 块 图解
函数的 描述
encoder 途径
两个都 encoder 途径 组成 的 一个 一双 的 反相的 运算 放大器
和 反馈 连接 那 能 是 绕过 如果 必需的, 一个
切换 电容 pga 和 一个 sigma-delta 相似物-至-数字的
转换器 (模数转换器). 一个 在-板 数字的 过滤, 这个 形式 部分 的
这 sigma-delta 模数转换器, 也 执行 核心的 系统-水平的 过滤-
ing. 预定的 至 这 高 水平的 的 oversampling, 这 输入 antialias
(所需的)东西 是 减少 此类 那 一个 简单的 单独的 柱子 rc
平台 是 sufficient 至 给 足够的 attenuation 在 这 带宽 的
interest.
可编程序的 增益 放大器
各自 encoder 部分’s 相似物 front 终止 comprises 一个 切换
电容 pga, 这个 也 形式 部分 的 这 sigma-delta modu-
lator. 这 sc 抽样频率 是 dmclk/8. 这 pga,
谁的可编程序的 增益 settings 是 显示 在 表格 iv, 将
是 使用 至 增加 这 信号 水平的 应用 至 这 模数转换器 从 低
输出 来源 此类 作 microphones, 和 能 是 使用 至 避免
放置 外部 放大器 在 这 电路. 这 输入 信号 水平的
至 这 sigma-delta modulator 应当 不 超过 这 最大
输入 电压 permitted.
这 pga 增益 是 设置 用 位 igs0, igs1 和 igs2 (crd:0–2)
在 控制 寄存器 d.
表格 iv. pga settings 为 这 encoder 频道
IGS2 IGS1 IGS0 增益 (db)
00 00
00 16
01 012
01 118
10 020
10 126
11 032
11 138
: 点此下载
