rev. 一个
AD73360
–
14
–
sport 寄存器 maps
那里 是 第八 控制 寄存器 为 这 ad73360, 各自 第八
位 宽. 表格 v 显示 这 控制 寄存器 编排 为 这
ad73360. 这 第一 二 控制 寄存器, cra 和 crb, 是
保留 为 controlling 这 sport. 它们 支撑 settings 为
参数 此类 作 位 比率, 内部的 主控 时钟 比率 和 de-
恶行 计数. 如果 多样的 ad73360s 是 倾泻, 寄存器 cra
和 crb 在 各自 设备 必须 是 编写程序 和 这 一样
设置 至 确保 准确无误的 运作 (这个 是 显示 在 这 pro-
gramming examples). 这 其它 六 寄存器; crc 通过
crh 是 使用 至 支撑 控制 settings 为 这 涉及,电源
控制,模数转换器 频道 和pga sections 的 这 设备. 它 是
不 需要 那 这 内容 的 crc 通过 crh 在
各自 ad73360 是 类似的. 控制 寄存器 是 written 至 在
这 负的 边缘 的sclk.
表格 vi. 控制 文字 描述
1514131211109876543210
c/
D
r/
W
设备 addresss 寄存器 地址 寄存器 数据
控制 框架 描述
位 15 控制/
数据
当 设置 高, 它 signifies 一个 控制 文字 在 程序 或者 mixed 程序/数据 模式. 当 设置
低, 它 signifies 一个 invalid 控制 文字 在 程序 模式.
位 14 读/
写
当 设置 低, 它 tells 这 设备 那 这 数据 地方 是 至 是 写 至 这 寄存器 选择 用 这
寄存器 地方 设置 提供 这 地址 地方 是 零. 当 设置 高, 它 tells 这 设备 那 这
选择 寄存器 是 至 是 写 至 这 数据 地方 在 这 串行 寄存器 和 那 这 新 控制
文字 是 至 是 输出 从 这 设备 通过 这 串行 输出.
位 13
–
11 设备 地址 这个 3-位 地方 holds 这 地址 信息. 仅有的 当 这个 地方 是 零 是 一个 设备 选择. 如果
这 地址 是 不 零, 它 是 decremented 和 这 控制 文字 是 passed 输出 的 这 设备 通过 这
串行 输出.
位 10
–
8 寄存器 地址 这个 3-位 地方 是 使用 至 选择 一个 的 这 第八 控制 寄存器 在 这 ad73360.
位 7
–
0 寄存器 数据 这个 8-位 地方 holds 这 数据 那 是 至 是 写 至 或者 读 从 这 选择 寄存器 提供
这 地址 地方 是 零.
表格 v. 控制 寄存器 编排
地址 (二进制的) 名字 描述 类型 宽度 重置 设置 (十六进制)
000 CRA 控制 寄存器 一个 r/
W
8 0x00
001 CRB 控制 寄存器 b r/
W
8 0x00
010 CRC 控制 寄存器 c r/
W
8 0x00
011 CRD 控制 寄存器 d r/
W
8 0x00
100 CRE 控制 寄存器 e r/
W
8 0x00
101 CRF 控制 寄存器 f r/
W
8 0x00
110 CRG 控制 寄存器 g r/
W
8 0x00
111 CRH 控制 寄存器 h r/
W
8 0x00
: 点此下载
