ad7705/ad7706
–21–rev. 一个
当 运行 和 一个 时钟 频率 的 2.4576␣ mhz, 那里 是
50␣
µ
一个 区别 在 这 电流 在 一个 externally 应用
时钟 和 一个 结晶 共振器 当 运行 和 一个 v
DD
的
+3␣ v. 和 v
DD
= +5␣ v 和 f
CLKIN
= 2.4576␣ mhz, 这 典型
电流 增加 用 250␣
µ
一个 为 一个 结晶/共振器 有提供的
时钟 相比 一个 externally 应用 时钟. 这 等效串联电阻 值 为
crystals 和 resonators 在 这个 频率 tend 至 是 低 和 作 一个
结果 那里 tends 至 是 little 区别 在 不同的 结晶
和 共振器 类型.
当 运行 和 一个 时钟 频率 的 1␣ mhz, 这 等效串联电阻
值 为 不同的 结晶 类型 varies significantly. 作 一个 结果,
这 电流 流 varies 横过 结晶 类型. 当 使用 一个 crys-
tal 和 一个 等效串联电阻 的 700␣
Ω
或者 当 使用 一个 陶瓷的 共振器, 这
增加 在 这 典型 电流 在 一个 externally-应用 时钟 是
20␣
µ
一个 和 v
DD
= +3␣ v 和 200␣
µ
一个 和 v
DD
= +5␣ v. 当
使用 一个 结晶 和 一个 等效串联电阻 的 3␣ k
Ω
, 这 增加 在 这 典型
电流 在 一个 externally 应用 时钟 是 又一次 100␣
µ
一个 和
V
DD
= +3␣ v 但是 400␣
µ
一个 和 v
DD
= +5␣ v.
这 在-碎片 振荡器 电路 也 有 一个 开始-向上 时间 有关联的
和 它 在之前 它 是 oscillating 在 它的 准确无误的 频率 和 准确无误的
电压 水平. 典型 开始-向上 时间 和 v
DD
= 5 v 是 6 ms
使用 一个 4.9512 mhz 结晶, 16 ms 和 一个 2.4576 mhz 结晶
和 20 ms 和 一个 1 mhz 结晶 振荡器. 开始-向上 时间 是
典型地 20% slower 当 这 电源 供应 电压 是 减少
至 3 v. 在 3␣ v 供应, 取决于 在 这 加载 capacitances
在 这 mclk 管脚, 一个 1␣ M
Ω
反馈 电阻 将 是 必需的
横过 这 结晶 或者 共振器 在 顺序 至 保持 这 开始 向上 时间
周围 这 20␣ ms 持续时间.
这 ad7705/ad7706’s 主控 时钟 呈现 在 这 mclk
输出 管脚 的 这 设备. 这 最大 推荐 加载 在
这个 管脚 是 一个 cmos 加载. 当 使用 一个 结晶 或者 陶瓷的
共振器 至 发生 这 ad7705/ad7706’s 时钟, 它 将 是
desirable 至 使用 这个 时钟 作 这 时钟 源 为 这 系统.
在 这个 情况, 它 是 推荐 那 这 mclk 输出 信号 是
缓冲 和 一个 cmos 缓存区 在之前 正在 应用 至 这 rest 的
这 电路.
系统 同步
这 fsync 位 的 这 建制 寄存器 准许 这 用户 至 重置
这 modulator 和 数字的 过滤 没有 影响 任何 的 这
建制 情况 在 这 部分. 这个 准许 这 用户 至 开始 gath-
ering 样本 的 这 相似物 输入 从 一个 知道 要点 在 时间,
i.e., 当 这 fsync 是 changed 从 1 至 0.
和 一个 1 在 这 fsync 位 的 这 建制 寄存器, 这 数字的
过滤 和 相似物 modulator 是 使保持 在 一个 知道 重置 状态 和
这 部分 是 不 处理 任何 输入 样本. 当 一个 0 是 然后
写 至 这 fsync 位, 这 modulator 和 过滤 是 带去
输出 的 这个 重置 状态 和 这 部分 开始 至 gather 样本 又一次
在 这 next 主控 时钟 边缘.
这 fsync 输入 能 也 是 使用 作 一个 软件 开始 转变
command 准许 这 ad7705/ad7706 至 是 运作 在 一个
常规的 转换器 fashion. 在 这个 模式, writing 至 这
fsync 位 开始 转换 和 这 下落 边缘 的
DRDY
indicates 当 转换 是 完全. 这 disadvantage 的 这个
scheme 是 那 这 安排好 时间 的 这 过滤 有 至 是 带去 在
账户 为 每 数据 寄存器 更新. 这个 意思 那 这 比率
在 这个 这 数据 寄存器 是 updated 是 三 时间 slower 在 这个
模式.
自从 这 fsync 位 resets 这 数字的 过滤, 这 全部 安排好
时间 的 3
×
1/输出 比率 有 至 elapse 在之前 那里 是 一个 新
文字 承载 至 这 输出 寄存器 在 这 部分. 如果 这
DRDY
信号 是 低 当 fsync 变得 至 一个 0, 这
DRDY
信号 将
不 是 重置 高 用 这 fsync command. 这个 是 因为 这
ad7705/ad7706 recognizes 那 那里 是 一个 文字 在 这 数据
寄存器 这个 有 不 被 读. 这
DRDY
线条 将 停留 低
直到 一个 更新 的 这 数据 寄存器 takes 放置, 在 这个 时间 它
将 go 高 为 500
×
t
CLKIN
在之前 returning 低 又一次. 一个 读
从 这 数据 寄存器 resets 这
DRDY
信号 高 和 它 将
不 返回 低 直到 这 安排好 时间 的 这 过滤 有 消逝
(从 这 fsync command) 和 那里 是 一个 有效的 新 文字 在
这 数据 寄存器. 如果 这
DRDY
线条 是 高 当 这 fsync
command 是 issued, 这
DRDY
线条 将 不 返回 低 直到 这
安排好 时间 的 这 过滤 有 消逝.
重置 输入
这
重置
输入 在 这 ad7705/ad7706 resets 所有 这 逻辑,
这 数字的 过滤 和 这 相似物 modulator, 当 所有 在-碎片
寄存器 是 重置 至 它们的 default 状态.
DRDY
是 驱动 高
和 这 ad7705/ad7706 ignores 所有 communications 至 任何 的
它的 寄存器 当 这
重置
输入 是 低. 当 这
重置
输入 returns 高, 这 ad7705/ad7706 开始 至 处理 数据
和
DRDY
将 返回 低 在 3
×
1/输出 比率 表明 一个
有效的 新 文字 在 这 数据 寄存器. 不管怎样, 这 ad7705/
ad7706 运作 和 它的 default 建制 情况 之后 一个
重置
和 它 是 一般地 需要 至 设置 向上 所有 寄存器 和
carry 输出 一个 校准 之后 一个
重置
command.
这 ad7705/ad7706’s 在-碎片 振荡器 电路 持续 至
函数 甚至 当 这
重置
输入 是 低. 这 主控 时钟
信号 持续 至 是 有 在 这 mclk 输出 管脚. 那里-
fore, 在 产品 在哪里 这 系统 时钟 是 提供 用 这
ad7705/ad7706’s 时钟, 这 ad7705/ad7706 生产 一个
uninterrupted 主控 时钟 在
重置
commands.
备用物品 模式
这 stby 位 在 这 communications 寄存器 的 这 ad7705/
ad7706 准许 这 用户 至 放置 这 部分 在 一个 电源-向下
模式 当 它 是 不 必需的 至 提供 转换 结果. 这
ad7705/ad7706 retains 这 内容 的 所有 它的 在-碎片 寄存器
(包含 这 数据 寄存器) 当 在 备用物品 模式. 当 re-
leased 从 备用物品 模式, 这 部分 开始 至 处理 数据 和 一个
新 文字 是 有 在 这 数据 寄存器 在 3
×
1/输出 比率
从 当 一个 0 是 写 至 这 stby 位.
这 stby 位 做 不 影响 这 数字的 接口, 也不 做 它
影响 这 状态 的 这
DRDY
线条. 如果
DRDY
是 高 当 这
stby 位 是 brought 低, 它 将 仍然是 高 直到 那里 是 一个 有效的
新 文字 在 这 数据 寄存器. 如果
DRDY
是 低 当 这 stby
位 是 brought 低, 它 将 仍然是 低 直到 这 数据 寄存器 是
updated, 在 这个 时间 这
DRDY
线条 将 返回 高 为
500␣
×
␣t
CLKIN
在之前 returning 低 又一次. 如果
DRDY
是 低 当
这 部分 enters 它的 备用物品 模式 (表明 一个 有效的 unread 文字
在 这 数据 寄存器), 这 数据 寄存器 能 是 读 当 这 部分
是 在 备用物品. 在 这 终止 的 这个 读 运作, 这
DRDY
将
是 重置 高 作 正常的.
: 点此下载
