ad7705/ad7706
–26–
rev. 一个
microcomputer/微处理器 接合
这 ad7705/ad7706’s 有伸缩性的 串行 接口 准许 为 容易
接口 至 大多数 microcomputers 和 微处理器. 这
flowchart 的 图示 10 轮廓 这 sequence 那 应当 是
followed 当 接合 一个 微控制器 或者 微处理器
至 这 ad7705/ad7706. 计算数量 19, 20 和 21 显示 一些
典型 接口 电路.
这 串行 接口 在 这 ad7705/ad7706 是 有能力 的 oper-
ating 从 just 三 线 和 是 兼容 和 spi 接口
protocols. 这 三-线 运作 制造 这 部分 完美的 为
分开的 系统 在哪里 降低 这 号码 的 接口 线条
降低 这 号码 的 opto-isolators 必需的 在 这 系统.
这 串行 时钟 输入 是 一个 施密特 triggered 输入 至 accommo-
日期 慢 edges 从 opto-couplers. 这 上升 和 下降 时间 的
其它 数字的 输入 至 这 ad7705/ad7706 应当 是 非 变长
比 1␣
µ
s.
大多数 的 这 寄存器 在 这 ad7705/ad7706 是 8-位 regis-
ters, 这个 facilitates 容易 接合 至 这 8-位 串行 端口 的
微控制器. 这 数据 寄存器 在 这 ad7705/ad7706 是
16␣ 位, 和 这 补偿 和 增益 寄存器 是 24-位 寄存器 但是
数据 transfers 至 这些 寄存器 能 组成 的 多样的 8-位
transfers 至 这 串行 端口 的 这 微控制器. dsp proces-
sors 和 微处理器 一般地 转移 16 位 的 数据 在 一个
串行 数据 运作. 一些 的 这些 processors, 此类 作 这
adsp-2105, 有 这 facility 至 程序 这 数量 的 循环
在 一个 串行 转移. 这个 准许 这 用户 至 tailor 这 号码 的
位 在 任何 转移 至 相一致 这 寄存器 长度 的 这 必需的
寄存器 在 这 ad7705/ad7706.
甚至 though 一些 的 这 寄存器 在 这 ad7705/ad7706 是
仅有的 第八 位 在 长度, communicating 和 二 的 这些 regis-
ters 在 successive 写 行动 能 是 处理 作 一个 单独的 16-
位 数据 转移 如果 必需的. 为 例子, 如果 这 建制 寄存器
是 至 是 updated, 这 处理器 必须 第一 写 至 这 communi-
cations 寄存器 (saying 那 这 next 运作 是 一个 写 至 这
建制 寄存器) 和 然后 写 第八 位 至 这 建制 寄存器.
如果 必需的, 这个 能 所有 是 完毕 在 一个 单独的 16-位 转移 是-
导致 once 这 第八 串行 clocks 的 这 写 运作 至 这
communications 寄存器 有 被 完成, 这 部分 imme-
diately sets 它自己 向上 为 一个 写 运作 至 这 建制 寄存器.
ad7705/ad7706 至 68hc11 接口
图示 19 显示 一个 接口 在 这 ad7705/ad7706 和
这 68hc11 微控制器. 这 图解 显示 这 最小
(三-线) 接口 和
CS
在 这 ad7705/ad7706 hard-
连线的 低. 在 这个 scheme, 这
DRDY
位 的 这 communica-
tions 寄存器 是 监控 至 决定 当 这 数据 寄存器
是 updated. 一个 alternative scheme, 这个 增加 这 号码
的 接口 线条 至 四, 是 至 监控 这
DRDY
输出 线条
从 这 ad7705/ad7706. 这 monitoring 的 这
DRDY
线条
能 是 完毕 在 二 方法. 第一,
DRDY
能 是 连接 至 一个
的 这 68hc11’s 端口 位 (此类 作 pc0), 这个 是 配置 作
一个 输入. 这个 端口 位 是 然后 polled 至 决定 这 状态 的
DRDY
. 这 第二 scheme 是 至 使用 一个 中断 驱动 系统,
在 这个 情况 这
DRDY
输出 是 连接 至 这
IRQ
输入
的 这 68hc11. 为 接口 那 需要 控制 的 这
CS
输入 在 这 ad7705/ad7706, 一个 的 这 端口 位 的 这
68hc11 (此类 作 pc1), 这个 是 配置 作 一个 输出, 能
是 使用 至 驱动 这
CS
输入.
SS
SCK
MISO
MOSI
68HC11
重置
SCLK
数据 输出
数据 在
CS
ad7705/ad7706
V
DD
V
DD
图示 19. ad7705/ad7706 至 68hc11 接口
这 68hc11 是 配置 在 这 主控 模式 和 它的 cpol
位 设置 至 一个 逻辑 一个 和 它的 cpha 位 设置 至 一个 逻辑 一个. 当
这 68hc11 是 配置 像 这个, 它的 sclk 线条 idles 高
在 数据 transfers. 这 ad7705/ad7706 是 不 有能力 的
全部 duplex 运作. 如果 这 ad7705/ad7706 是 配置 为
一个 写 运作, 非 数据 呈现 在 这 数据 输出 线条
甚至 当 这 sclk 输入 是 起作用的. similarly, 如果 这 ad7705/
ad7706 是 配置 为 一个 读 运作, 数据 提交 至
这 部分 在 这 数据 在 线条 是 ignored 甚至 当 sclk 是
起作用的.
编码 为 一个 接口 在 这 68hc11 和 这 ad7705/
ad7706 是 给 在 表格 xv. 在 这个 例子, 这
DRDY
输出 线条 的这 ad7705/ad7706 是 连接 至 这 pc0 端口
位 的 这 68hc11 和 是polled 至 决定 它的 状态.
p3.0
p3.1
8XC51
重置
SCLK
数据 输出
数据 在
CS
ad7705/ad7706
V
DD
V
DD
图示 20. ad7705/ad7706 至 8xc51 接口
ad7705/ad7706 至 8051 接口
一个 接口 电路 在 这 ad7705/ad7706 和 这
8xc51 微控制器 是 显示 在 图示 20. 这 图解
显示 这 最小 号码 的 接口 连接 和
CS
在 这 ad7705/ad7706 hard-连线的 低. 在 这 情况 的 这
8xc51 接口 这 最小 号码 的 interconnects 是 just
二. 在 这个 scheme, 这
DRDY
位 的 这 communications
寄存器 是 监控 至 决定 当 这 数据 寄存器 是
updated. 这 alternative scheme, 这个 增加 这 号码 的
: 点此下载
