AD7721AN_集成电路资料查询网

AD7721
rev. 一个
–11–
一个 直线的 阶段 回馈. 这个 是 非常 difficult 至 达到 和
相似物 过滤.
相似物 过滤, 不管怎样, 能 除去 噪音 superimposed 在 这
信号 在之前 它 reaches 这 模数转换器. 数字的 过滤 不能 做 这个
和 噪音 顶峰 riding 在 信号, near 全部-规模, 有 这 po-
tential 至 超载 这 相似物 modulator 甚至 though 这 aver-
age 值 的 这 信号 是 在里面 限制.
0.0
–50.0
0.5f
CLK
–100.0
–150.0
增益 – db
0.1f
CLK
0.2f
CLK
0.3f
CLK
0.4f
CLK
频率
0.0f
CLK
图示 9a. 128 tap fir 过滤 频率 回馈
0.0
–50.0
–100.0
–150.0
1.0f
CLK
/320.8f
CLK
/320.6f
CLK
/320.4f
CLK
/320.2f
CLK
/320.0f
CLK
/32
频率
增益 – db
图示 9b. 83 tap fir 过滤 频率 回馈
串行 接口
这 ad7721’s 串行 交流 端口 准许 容易 inter-
facing 至 工业-标准 微处理器, 微控制器
和 数字的 信号 processors.  这 ad7721 是 运作 在 自-
clocking 模式, 这 ad7721 供应 这 串行 时钟.  这
RFS
信号 是 也 提供 用 这 ad7721 用 tying
RFS
至
DRDY
.
图示 10 显示 这 定时 图解 为 读 从 这
ad7721.
DRDY
变得 高 至 表明 那 一个 转换 有
被 完成.
DRDY
仍然是 高 为 一个 内部的 时钟
(15 mhz) 循环 和 然后 变得 低 为 这 next 31 时钟 循环.
新 数据 是 承载 在 这 输出 变换 寄存器 在 这 rising
边缘 的
DRDY
.  当
DRDY
变得 低, 这 数据 是 accessed
从 这 ad7721.  虽然 这 ad7721 有 一个 12-位 数字的
输出 在 这 并行的 模式, 十六 位 的 数据 是 有 为
传递 在 这 串行 模式, 开始 和 这 msb.  串行
数据 是 clocked 输出  的 这 设备 在 这 rising 边缘 的 sclk
和 是 有效的 在 这 下落 边缘 的 sclk.
电路 描述
sigma-delta 模数转换器
这 ad7721 模数转换器 雇用 一个 sigma-delta 转换 技巧
那 converts 这 相似物 输入 在 一个 数字的 脉冲波 train.
预定的 至 这 高 oversampling 比率, 这个 spreads 这 quantiza-
tion 噪音 从 0 至 f
CLK
/2, 这 噪音 活力 这个 是 包含
在 这 带宽 的 interest 是 减少 (图示 8a).  至 减少 这
quantization 噪音 更远, 一个 高 顺序 modulator 是 运用
至 shape 这 噪音 spectrum, 所以 那 大多数 的 这 噪音 活力 是
shifted 输出 的 这 带宽 的 interest (图示 8b).
这 数字的 过滤 那 跟随 这 modulator removes 这 大
输出 的 带宽 quantization 噪音 (图示 8c), 当 converting 这
数字的 脉冲波 train 在 并行的 12 位 宽 二进制的 数据 或者 串行
16 位 宽 二进制的 数据.
带宽 的
INTEREST
quantization 噪音
f
CLK
/2
一个.
带宽 的
INTEREST
噪音
SHAPING
f
CLK
/2
b.
带宽 的
INTEREST
f
CLK
/2
数字的 过滤 截止 频率
这个 相等 152.8khz (10mhz) 或者
229.2khz (15mhz)
c.
图示 8. sigma-delta 模数转换器
数字的 过滤
这 数字的 过滤 那 跟随 这 modulator removes 这 大
输出 的 带宽 quantization 噪音, 当 converting 这 一个 位
数字的 脉冲波 train 在 12-位 或者 16-位 宽 二进制的 数据. 这
数字的 过滤 也 减少 这 数据 比率 从 f
CLK
在 这 输入 的
这 过滤 至 f
CLK
/32 在 这 输出 的 这 过滤.  这 输出 数据
比率 是 一个 little 在 两次 这 信号 带宽 这个 guarantees
那 那里 是 非 丧失 的 数据 在 这 信号 带宽.
这 ad7721 雇用 2 fir 过滤 在 序列. 这 第一 过滤 是 一个
128 tap 过滤 那 样本 这 输出 的 这 modulator 在 f
CLK
.
这 第二 过滤 是 一个 83 tap half-带宽 过滤 那 样本 这
输出 的 这 第一 过滤 在 f
CLK
/16 和 decimates 用 2. 这
频率 回馈 的 这 2 过滤 是 显示 在 图示 9.
数字的 过滤 有 确实 有利因素 在 相似物 过滤.
第一, 自从 数字的 过滤 occurs 之后 这 一个/d 转换, 它
能 除去 噪音 injected 在 这 转换 处理. ana-
log 过滤 不能 做 这个. 第二, 这 数字的 过滤 结合
低 passband 波纹 和 一个 steep 滚动 止, 当 也 维持

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

AD7721 rev. 一个 –11– 一个直线的阶段回馈. 这个是非常 difficult 至达到和相似物过滤. 相似物过滤, 不管怎样, 能除去噪音 superimposed 在这信号在之前它 reaches 这模数转换器. 数字的过滤不能做这个和噪音顶峰 riding 在信号, near 全部-规模, 有这 po- tential 至超载这相似物 modulator 甚至 though 这 aver- age 值的这信号是在里面限制. 0.0 –50.0 0.5f CLK –100.0 –150.0 增益 – db 0.1f CLK 0.2f CLK 0.3f CLK 0.4f CLK 频率 0.0f CLK 图示 9a. 128 tap fir 过滤频率回馈 0.0 –50.0 –100.0 –150.0 1.0f CLK /320.8f CLK /320.6f CLK /320.4f CLK /320.2f CLK /320.0f CLK /32 频率增益 – db 图示 9b. 83 tap fir 过滤频率回馈串行接口这 ad7721’s 串行交流端口准许容易 inter- facing 至工业-标准微处理器, 微控制器和数字的信号 processors. 这 ad7721 是运作在自- clocking 模式, 这 ad7721 供应这串行时钟. 这 RFS 信号是也提供用这 ad7721 用 tying RFS 至 DRDY . 图示 10 显示这定时图解为读从这 ad7721. DRDY 变得高至表明那一个转换有被完成. DRDY 仍然是高为一个内部的时钟 (15 mhz) 循环和然后变得低为这 next 31 时钟循环. 新数据是承载在这输出变换寄存器在这 rising 边缘的 DRDY . 当 DRDY 变得低, 这数据是 accessed 从这 ad7721. 虽然这 ad7721 有一个 12-位数字的输出在这并行的模式, 十六位的数据是有为传递在这串行模式, 开始和这 msb. 串行数据是 clocked 输出的这设备在这 rising 边缘的 sclk 和是有效的在这下落边缘的 sclk. 电路描述 sigma-delta 模数转换器这 ad7721 模数转换器雇用一个 sigma-delta 转换技巧那 converts 这相似物输入在一个数字的脉冲波 train. 预定的至这高 oversampling 比率, 这个 spreads 这 quantiza- tion 噪音从 0 至 f CLK /2, 这噪音活力这个是包含在这带宽的 interest 是减少 (图示 8a). 至减少这 quantization 噪音更远, 一个高顺序 modulator 是运用至 shape 这噪音 spectrum, 所以那大多数的这噪音活力是 shifted 输出的这带宽的 interest (图示 8b). 这数字的过滤那跟随这 modulator removes 这大输出的带宽 quantization 噪音 (图示 8c), 当 converting 这数字的脉冲波 train 在并行的 12 位宽二进制的数据或者串行 16 位宽二进制的数据. 带宽的 INTEREST quantization 噪音 f CLK /2 一个. 带宽的 INTEREST 噪音 SHAPING f CLK /2 b. 带宽的 INTEREST f CLK /2 数字的过滤截止频率这个相等 152.8khz (10mhz) 或者 229.2khz (15mhz) c. 图示 8. sigma-delta 模数转换器数字的过滤这数字的过滤那跟随这 modulator removes 这大输出的带宽 quantization 噪音, 当 converting 这一个位数字的脉冲波 train 在 12-位或者 16-位宽二进制的数据. 这数字的过滤也减少这数据比率从 f CLK 在这输入的这过滤至 f CLK /32 在这输出的这过滤. 这输出数据比率是一个 little 在两次这信号带宽这个 guarantees 那那里是非丧失的数据在这信号带宽. 这 ad7721 雇用 2 fir 过滤在序列. 这第一过滤是一个 128 tap 过滤那样本这输出的这 modulator 在 f CLK . 这第二过滤是一个 83 tap half-带宽过滤那样本这输出的这第一过滤在 f CLK /16 和 decimates 用 2. 这频率回馈的这 2 过滤是显示在图示 9. 数字的过滤有确实有利因素在相似物过滤. 第一, 自从数字的过滤 occurs 之后这一个/d 转换, 它能除去噪音 injected 在这转换处理. ana- log 过滤不能做这个. 第二, 这数字的过滤结合低 passband 波纹和一个 steep 滚动止, 当也维持

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com