AD7721
rev. 一个
–12–
并行的 接口
读 运作
这 设备 defaults 至 并行的 模式 如果
CS
,
RD
和
WR
是 不
系 至 dgnd 一起. 图示 11 显示 一个 定时 图解 为
读 从 这 ad7721 在 这 并行的 模式. 当 运行
这 设备 在 并行的 模式,
CS
和
RD
应当 是 系 至
dgnd permanently 除了 当 控制 信息 是 正在
写 至 这 ad7721.
DRDY
变得 高 为 2 时钟 循环 至
表明 那 新 数据 是 有 从 这 接口. 这
ad7721 输出 这个 数据 之后 这 下落 边缘 的
DRDY
. 这个
DRDY
管脚 能 是 使用 至 驱动 一个 边缘-triggered 中断 的 一个
微处理器.
写 运作
这 写 运作 是 使用 至 写 数据 在 这 控制 regis-
ter. 这 输出 的 这 控制 寄存器 选择 这 相似物 输入
范围, 准许 这 部分 至 是 放 在 电源-向下 (备用物品)
模式, 定义 这 函数 的 这 dval/
同步
管脚, 和 initiate
这 校准 routine. 之后 电源-向上 和 之后 在 least 16
时钟 循环, 这 控制 寄存器 必须 是 写 至. 一个cali-
bration 必须 也 是 执行 在 least once 之后 电源-向上 至
设置 这 校准 寄存器. 这 函数 的 各自 位 在 这
控制 寄存器 是 显示 在 表格 i. 当 writing 至 这 con-
trol 寄存器, 这
RD
管脚 必须 是 带去 高 所以 那 这 管脚 d0
至 d11 是 配置 作 输入.
数据 输出 (o)
sclk (o)
DB0DB10DB11DB12DB13DB14DB15
RFS
(i) /
DRDY
(o)
t
2
t
3
t
4
t
5
t
6
t
8
便条: (i) signifies 一个 输入; (o) signifies 一个 output.
t
1
t
9
t
7
图示 10. 串行 模式 输出 寄存器 读
DRDY
(o)
db0–db11 (o)
RD
(i)
CS
(i)
t
12
t
11
便条: (i) signifies 一个 输入; (o) signifies 一个 output.
t
10
图示 11. 并行的 模式 输出 寄存器 读
便条: (i) signifies 一个 输入; (o) signifies 一个 output.
WR
(i)
有效的 数据
CS
(i)
db0–db11 (i)
t
14
t
15
t
13
图示 12. 写 定时 图解
: 点此下载
