rev. c
AD7711A
–20–
数字的 接口
这 ad7711a’s 串行 communications 端口 提供 一个 有伸缩性的
arrangement 至 准许 容易 接合 至 工业-标准
微处理器, 微控制器 和 数字的 信号 processors.
一个 串行 读 至 这 ad7711a 能 进入 数据 从 这 输出
寄存器, 这 控制 寄存器 或者 从 这 校准 寄存器. 一个
串行 写 至 这 ad7711a 能 写 数据 至 这 控制 regis-
ter 或者 这 校准 寄存器.
二 不同的 模式 的 运作 是 有, 优化 为
不同的 类型 的 接口 在哪里 这 ad7711a 能 act 也 作
主控 在 这 系统 (它 提供 这 串行 时钟) 或者 作 从动装置 (一个
外部 串行 时钟 能 是 提供 至 这 ad7711a). 这些
二 模式, labelled 自-clocking 模式 和 外部 clocking
模式, 是 discussed 在 detail 在 这 下列的 sections.
自-clocking 模式
这 ad7711a 是 配置 为 它的 自-clocking 模式 用 tying
这 模式 管脚 高. 在 这个 模式, 这 ad7711a 提供 这
串行 时钟 信号 使用 为 这 转移 的 数据 至 和 从 这
ad7711a. 这个 自-clocking 模式 能 是 使用 和 processors
那 准许 一个 外部 设备 至 时钟 它们的 串行 端口 包含
大多数 数字的 信号 processors 和 微控制器 此类 作 这
68hc11 和 68hc05. 它 也 准许 容易 接合 至 串行
并行的 转换 电路 在 系统 和 并行的 数据 commu-
nication, 准许 接合 至 74xx299 普遍的 变换 regis-
ters 没有 任何 额外的 解码. 在 这 情况 的 变换 寄存器,
这 串行 时钟 线条 应当 有 一个 拉-向下 电阻 instead 的
这 拉-向上 电阻 显示 在 图示 10 和 图示 11.
读 运作
数据 能 是 读 从 也 这 输出 寄存器, 这 控制
寄存器 或者 这 校准 寄存器. a0 确定 whether 这
数据 读 accesses 数据 从 这 控制 寄存器 或者 从 这
输出/校准 寄存器. 这个 a0 信号 必须 仍然是 有效的
为 这 持续时间 的 这 串行 读 运作. 和 a0 高, 数据
是 accessed 从 也 这 输出 寄存器 或者 从 这 calibra-
tion 寄存器. 和 a0 低, 数据 是 accessed 从 这 控制
寄存器.
这 函数 的 这
DRDY
线条 是 依赖 仅有的 在 这 输出
更新 比率 的 这 设备 和 这 读 的 这 输出 数据
寄存器.
DRDY
变得 低 当 一个 新 数据 文字 是 有 在
这 输出 数据 寄存器. 它 是 重置 高 当 这 last 位 的 数据
(也 16th 位 或者 24th 位) 是 读 从 这 输出 寄存器. 如果
数据 是 不 读 从 这 输出 寄存器, 这
DRDY
线条 将
仍然是 低. 这 输出 寄存器 将 continue 至 是 updated 在
这 输出 更新 比率 但是
DRDY
将 不 表明 这个. 一个 读
从 这 设备 在 这个 circumstance 将 进入 这 大多数 recent
文字 在 这 输出 寄存器. 如果 一个 新 数据 文字 变为 avail-
能 至 这 输出 寄存器 当 数据 是 正在 读 从 这
输出 寄存器,
DRDY
将 不 表明 这个 和 这 新 数据
文字 将 是 lost 至 这 用户.
DRDY
是 不 影响 用 读
从 这 控制 寄存器 或者 这 校准 寄存器.
数据 能 仅有的 是 accessed 从 这 输出 数据 寄存器 当
DRDY
是 低. 如果
RFS
变得 低 和
DRDY
高, 非 数据 trans-
fer 将 引领 放置.
DRDY
做 不 有 任何 效应 在 读
数据 从 这 控制 寄存器 或者 从 这 校准 寄存器.
图示 10显示 一个 定时 图解 为 读 从 这 ad7711a
在 这 自-clocking 模式. 这个 读 运作 显示 一个 读
从 这 ad7711a’s 输出 数据 寄存器. 一个 读 从 这
控制 寄存器 或者 校准 寄存器 是 类似的 但是 在 这些
具体情况 这
DRDY
线条 是 不 related 至 这 读 函数. de-
pending 在 这 输出 更新 比率, 它 能 go 低 在 任何 平台 在
这 控制/校准 寄存器 读 循环 没有 影响 这
读 和 它的 状态 应当 是 ignored. 一个 读 运作 从
也 这 控制 或者 校准 寄存器 必须 总是 读 24
位 的 数据 从 这 各自的 寄存器.
图示 10 显示 一个 读 运作 从 这 ad7711a. 为 这
定时 图解 显示, 它 是 assumed 那 那里 是 一个 拉-向上
电阻 在 这 sclk 输出. 和
DRDY
低, 这
RFS
输入
是 brought 低.
RFS
going 低 使能 这 串行 时钟 的 这
ad7711a 和 也 places 这 msb 的 这 文字 在 这 串行
数据 线条. 所有 subsequent 数据 位 是 clocked 输出 在 一个 高 至
低 转变 的 这 串行 时钟 和 是 有效的 较早的 至 这 fol-
lowing rising 边缘 的 这个 时钟. 这 最终 起作用的 下落 边缘 的
sclk clocks 输出 这 lsb 和 这个 lsb 是 有效的 较早的 至 这 最终
起作用的 rising 边缘 的 sclk. coincident 和 这 next 下落
边缘 的 sclk,
DRDY
是 重置 高.
DRDY
going 高 转变 止
这 sclk 和 这 sdata 输出. 这个 意思 那 这 数据
支撑 时间 为 这 lsb 是 slightly shorter 比 为 所有 其它 位.
t
3
t
5
t
9
t
8
t
6
t
4
t
2
t
7
t
10
MSB LSB
三-状态
sdata (o)
sclk (o)
RFS
(i)
a0 (i)
DRDY
(o)
图示 10. 自-clocking 模式, 输出 数据 读 运作
: 点此下载
