首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:250072
 
资料名称:AD7940BRM
 
文件大小: 480.47K
   
说明
 
介绍:
3mW, 100kSPS, 14-Bit ADC in 6-Lead SOT-23
 
 


: 点此下载
  浏览型号AD7940BRM的Datasheet PDF文件第8页
8
浏览型号AD7940BRM的Datasheet PDF文件第9页
9
浏览型号AD7940BRM的Datasheet PDF文件第10页
10
浏览型号AD7940BRM的Datasheet PDF文件第11页
11

12
浏览型号AD7940BRM的Datasheet PDF文件第13页
13
浏览型号AD7940BRM的Datasheet PDF文件第14页
14
浏览型号AD7940BRM的Datasheet PDF文件第15页
15
浏览型号AD7940BRM的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD7940
rev. 0 | 页 12 的 20
模数转换器 转移 函数
这 输出 编码 的 这 ad7940 是 笔直地 二进制的. 这 de-
signed 代号 transitions 出现 在 successive integer lsb 值,
i.e., 1 lsb, 2 lsbs. 这 lsb 大小 是 v
DD
/16384. 这 完美的 转移
典型的 为 这 ad7940 是 显示 在 图示 14.
03305-0-007
000...000
111...111
1 lsb = v
DD
/16384
1 lsb +V
DD
–1 lsb
相似物 输入
0V
000...001
000...010
111...110
111...000
011...111
图示 14. ad7940 转移 典型的
典型 连接 图解
图示 15 显示 一个 典型 连接 图解 为 这 ad7940.
V
REF
是 带去 内部 从 v
DD
和 作 此类 应当 是 好
decoupled. 这个 提供 一个 相似物 输入 范围 的 0 v 至 v
DD
.
这 转换 结果 是 输出 在 一个 16-位 文字. 这个 16-位
数据 stream 组成 的 二 leading zeros, followed 用 这 14 位
的 转换 数据, msb 第一. 为 产品 在哪里 电源
消耗量 是 一个 concern, 这 电源-向下 模式 应当 是
使用 在 conversions 或者 bursts 的 一些 conversions 至
改进 电源 效能 (看 这 模式 的 运作
部分).
在 事实, 因为 这 供应 电流 必需的 用 这 ad7940 是 所以
低, 一个 精确 涉及 能 是 使用 作 这 供应 源 至
这 ad7940. 为 例子, 一个 ref19x 电压 涉及 (ref195
为 5 v 或者 ref193 为 3 v) 或者 一个 ad780 能 是 使用 至 供应
这 必需的 电压 至 这 模数转换器 (看 图示 15). 这个 configura-
tion 是 特别 有用的 如果 这 电源 供应 有 是 quite
嘈杂的, 或者 如果 这 系统 供应 电压 是 在 一些 值 其它
比 这 必需的 运行 电压 的 这 ad7940, e.g., 15 v.
这 ref19x 或者 ad780 将 输出 一个 稳步的 电压 至 这
ad7940. 推荐 解耦 电容 是 一个 100 nf 低
等效串联电阻 陶瓷的 (farnell 335-1816) 和 一个 10 µf 低 等效串联电阻 tantalum
(farnell 197-130).
03305-0-008
AD7940
0v 至 v
DD
输入
V
SCLK
SDATA
串行
接口
µ
c/
µ
P
CS
V
DD
10
µ
F
TANT
0.1
µ
F
3V
10
µ
F 0.1
µ
F
5V
供应
REF193
图示 15. 典型 连接 图解
数字的 输入
这 数字的 输入 应用 至 这 ad7940 是 不 限制 用 这
最大 比率 那 限制 这 相似物 输入. instead, 这 digi-
tal 输入 应用 能 go 至 7 v 和 是 不 restricted 用 这
V
DD
+ 0.3 v 限制 作 在 这 相似物 输入. 为 例子, 如果 这
ad7940 是 运作 和 一个 v
DD
的 3 v, 5 v 逻辑 水平 可以
是 使用 在 这 数字的 输入. 不管怎样, 它 是 重要的 至 便条
那 这 数据 输出 在 sdata 将 安静的 有 3 v 逻辑 水平
当 v
DD
= 3 v.
另一 有利因素 的 sclk 和
CS
不 正在 restricted 用 这
V
DD
+ 0.3 v 限制 是 这 事实 那 电源 供应 sequencing issues
是 避免. 如果 一个 的 这些 数字的 输入 是 应用 在之前 v
DD
,
那里 是 非 风险 的 获得-向上 作 那里 将 是 在 这 相似物
输入 如果 一个 信号 更好 比 0.3 v 是 应用 较早的 至 v
DD
.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com