AD7940
rev. 0 | 页 16 的 20
串行 接口
图示 20 显示 这 详细地 定时 图解 为 串行 interfac-
ing 至 这 ad7940. 这 串行 时钟 提供 这 转换
时钟 和 也 控制 这 转移 的 信息 从 这
ad7940 在 转换.
这
CS
信号 initiates 这 数据 转移 和 转换 处理.
这 下落 边缘 的
CS
puts 这 追踪-和-支撑 在 支撑 模式,
takes 这 总线 输出 的 三-状态, 和 样本 这 相似物 输入.
这 转换 是 也 initiated 在 这个 要点 和 将 需要 在
least 16 sclk 循环 至 完全. once 15 sclk 下落 edges
有 消逝, 这 追踪-和-支撑 将 go 后面的 在 追踪 模式
在 这 next sclk rising 边缘 作 显示 在 图示 20 在 要点 b.
在 这 16th sclk 下落 边缘, 这 sdata 线条 将 go 后面的
在 三-状态. 如果 这 rising 边缘 的
CS
occurs 在之前 16 sclks
有 消逝, 这 转换 将 是 terminated 和 这 sdata
线条 将 go 后面的 在 三-状态; 否则 sdata returns 至
三-状态 在 这 16th sclk 下落 边缘 作 显示 在 图示 20.
十六 串行 时钟 循环 是 必需的 至 执行 这 变换器-
sion 处理 和 至 进入 数据 从 这 ad7940.
CS
going 低
提供 这 第一 leading 零 至 是 读 在 用 这 微控制器
或者 dsp. 这 remaining 数据 是 然后 clocked 输出 用 subsequent
sclk 下落 edges beginning 和 这 第二 leading 零, 因此
这 第一 下落 时钟 边缘 在 这 串行 时钟 有 这 第一 leading
零 提供 和 也 clocks 输出 这 第二 leading 零. 这
数据 转移 将 组成 的 二 leading zeros followed 用 这 14
位 的 数据. 这 最终 位 在 这 数据 转移 是 有效的 在 这 16th
下落 边缘, having 被 clocked 输出 在 这 previous (15th)
下落 边缘.
它 是 也 可能 至 引领 valid 数据 在 各自 sclk rising 边缘
相当 比 下落 边缘, 自从 这 sclk 循环 时间 是 长
足够的 至 确保 这 数据 是 准备好 在 这 rising 边缘 的 sclk.
不管怎样, 这 第一 leading 零 将 安静的 是 驱动 用 这
CS
下落 边缘, 和 所以 它 能 是 带去 仅有的 在 这 第一 sclk 下落
边缘. 它 将 是 ignored, 和 这 第一 rising 边缘 的 sclk 之后
这
CS
下落 边缘 将 有 这 第二 leading 零 pro-
vided 和 这 15th rising sclk 边缘 将 有 db0 提供.
这个 方法 将 不 工作 和 大多数 微控制器/dsps, 但是
可以 possibly 是 使用 和 fpgas 和 asics.
03305-0-013
t
4
t
转变
2 leading zeros
3-状态 3-状态
B
SCLK
12345 13141516
SDATA 0 零 DB13 DB12 DB11 DB10 DB2 DB1 DB0
CS
t
2
t
3
t
6
t
7
t
5
t
8
t
安静
图示 20. ad7940 串行 接口 定时 图解
: 点此下载
