–10–
ad7904/ad7914/ad7924
rev. 0
管脚 函数 描述
管脚 非. Mnemonic 函数
1 SCLK 串行 时钟. 逻辑 输入. sclk 提供 这 串行 时钟 为 accessing 数据 从 这 部分. 这个 时钟
输入 是 也 使用 作 这 时钟 源 为 这 ad7904/ad7914/ad7924’s 转换 处理.
2D在 数据 在. 逻辑 输入. 数据 至 是 写 至 这 ad7904/ad7914/ad7924’s 控制 寄存器 是
提供 在 这个 输入 和 是 clocked 在 这 寄存器 在 这 下落 边缘 的 sclk (看 控制 寄存器 部分).
3
CS
碎片 选择. 起作用的 低 逻辑 输入. 这个 输入 提供 这 双 函数 的 初始的 conversions 在
这 ad7904/ad7914/ad7924 和 也 frames 这 串行 数据 转移.
4, 8, 13, 16 AGND 相似物 地面. 地面 涉及 要点 为 所有 相似物 电路系统 在 这 ad7904/ad7914/ad7924. 所有
相似物 输入 信号 和 任何 外部 涉及 信号 应当 是 涉及 至 这个 agnd 电压. 所有
agnd 管脚 应当 是 连接 一起.
5, 6 AV
DD
相似物 电源 供应 输入. 这 av
DD
范围 为 这 ad7904/ad7914/ad7924 是 从 2.7 v 至 5.25 v.
为 这 0 v 至 2
×
REF
在
范围, av
DD
应当 是 从 4.75 v 至 5.25 v.
7 REF
在
涉及 输入 为 这 ad7904/ad7914/ad7924. 一个 外部 涉及 必须 是 应用 至 这个
输入. 这 电压 范围 为 这 外部 涉及 是 2.5 v
±
1% 为 指定 效能.
12–9 V
在
0–V
在
3Analog 输入 0 通过 相似物 输入 3. 四 单独的-结束 相似物 输入 途径 那 是 多路复用
在 这 在-碎片 追踪/支撑. 这 相似物 输入 频道 至 是 转变 是 选择 用 使用 这 地址
位 add1 和 add0 的 这 控制 寄存器. 这 地址 位, 在 conjunction 和 这 seq1 和
seq0 位, 准许 这 sequencer 至 是 编写程序. 这 输入 范围 为 所有 输入 途径 能 扩展
从 0 v 至 ref
在
或者 0 v 至 2
×
REF
在
作 选择 通过 这 范围 位 在 这 控制 寄存器. 任何
unused 输入 途径 应当 是 连接 至 agnd 至 避免 噪音 pickup.
14 DOUT 数据 输出. 逻辑 输出. 这 转换 结果 从 这 ad7904/ad7914/ad7924 是 提供 在
这个 输出 作 一个 串行 数据 stream. 这 位 是 clocked 输出 在 这 下落 边缘 的 这 sclk 输入.
这 数据 stream 从 这 ad7904 组成 的 二 leading zeros, 二 地址 位 表明 这个 频道
这 转换 结果 corresponds至, followed 用 这 第八 位 的 转换 数据, followed 用 四
trailing zeros, 提供 msb 第一; 这 数据 stream 从 这 ad7914 组成 的 二 leading zeros, 二
地址 位 表明这个 频道 这 转换 结果 corresponds 至, followed 用 这 10 位 的
转换 数据, followed 用 二 trailing zeros, 也 提供 msb 第一; 这 数据 stream 从 这 ad7924
组成 的 二 leading zeros, 二 地址 位 表明 这个 频道 这 转换 结果 corresponds
至, followed 用 这 12 位 的 转换 数据 提供 msb 第一. 这 输出 编码 将 是 选择
作 笔直地 二进制的 或者 twos complement 通过 这 编码 位 在 这 控制 寄存器.
15 V
驱动
逻辑 电源 供应 输入. 这 电压 有提供的 在 这个 管脚 确定 what 电压 这 串行 接口 的
这 ad7904/ad7914/ad7924 将 运作 在.
管脚 配置
16-含铅的 tssop
1
ad7904/
ad7914/
AD7924
SCLK AGND
16
顶 视图
(不 至 规模)
2
DIN V
驱动
15
3
CS
DOUT
14
4
AGND AGND
13
5
AV
DD
V
在
0
12
6
AV
DD
V
在
1
11
7
REF
在
V
在
2
10
8
AGND V
在
3
9
: 点此下载
