–18–
ad7904/ad7914/ad7924
rev. 0
更好的 动态 效能 和 一个 v
DD
的 5 v 当 安静的 正在
能 至 接口 至 3 v processors. 小心 应当 是 带去 至
确保 v
驱动
做 不 超过 v
DD
用 更多 比 0.3 v. (看
这 绝对 最大 比率 部分).
Reference
一个 外部 涉及 源 应当 是 使用 至 供应 这 2.5 v
涉及 至 这 ad7904/ad7914/ad7924. errors 在 这 谈及-
ence 源 将 结果 在 增益 errors 在 这 ad7904/ad7914/
ad7924 转移 函数 和 将 增加 至 这 指定 全部-规模
errors 的 这 部分. 一个 电容 的 在 least 0.1
µ
f 应当 是 放置
在 这 ref
在
管脚. 合适的 涉及 来源 为 这 ad7904/
ad7914/ad7924 包含 这 ad780, ref 193, 和 这 ad1582.
如果 2.5 v 是 应用 至 这 ref
在
管脚, 这 相似物 输入 范围 能
也 是 0 v 至 2.5 v 或者 0 v 至 5 v, 取决于 在 这 设置 的
这 范围 位 在 这 控制 寄存器.
模式 的 运作
这 ad7904/ad7914/ad7924 有 一个 号码 的 不同的
模式 的 运作. 这些 模式 是 设计 至 提供 flex-
ible 电源 管理 选项. 这些 选项 能 是 选择
至 优化 这 电源 消耗/throughput 比率 比率 为 dif-
fering 应用 (所需的)东西. 这 模式 的 运作 的 这
ad7904/ad7914/ad7924 是 控制 用 这 电源 manage-
ment 位, pm1 和 pm0, 在 这 控制 寄存器, 作 详细地 在
表格 iii. 当 电源 供应 是 第一 应用 至 这 ad7904/
ad7914/ad7924, 小心 应当 是 带去 至 确保 那 这 部分
是 放置 在 这 必需的 模式 的 运作 (看 这 powering
向上 这 ad7904/ad7914/ad7924 部分).
正常的 模式 (pm1 = pm0 = 1)
这个 模式 是 将 为 这 fastest throughput 比率 效能
作 这 用户 做 不 有 至 worry 关于 任何 电源-向上 时间
和 这 ad7904/ad7914/ad7924 remaining 全部地 powered 在
所有 时间. 图示 11 显示 这 一般 图解 的 这 运作
的 这 ad7904/ad7914/ad7924 在 这个 模式.
这 转换 是 initiated 在 这 下落 边缘 的
CS
和 这 追踪
和 支撑 将 enter 支撑 模式 作 描述 在 这 串行 接口
部分. 这 数据 提交 至 这 ad7904/ad7914/ad7924 在
这 din 线条 在 这 第一 12 时钟 循环 的 这 数据 转移
是 承载 在 这 控制 寄存器 (提供 写 位 是 设置
至 1). 这 部分 将 仍然是 全部地 powered 向上 在 正常的 模式 在
这 终止 的 这 转换 作 长 作 pm1 和 pm0 是 设置 至 1
在 这 写 转移 在 那 一样 转换. 至 确保
持续 运作 在 正常的 模式, pm1 和 pm0 必须 两个都
是 承载 和 1 在 每 数据 转移, 假设 一个 写 opera-
tion 是 带去 放置. 如果 这 写 位 是 设置 至 0, 然后 这 电源
管理 位 将 是 left 不变 和 这 部分 将 仍然是
在 正常的 模式.
十六 串行 时钟 循环 是 必需的 至 完全 这 变换器-
sion 和 进入 这 转换 结果. 这 追踪 和 支撑 将 go
后面的 在 追踪 在 这fourteenth sclk 下落 边缘.
CS
将
然后 空闲 高 直到 这 next 转换 或者 将 空闲 低 直到
sometime 较早的 至 这 next 转换, (effectively idling
CS
低).
once 一个 数据 转移 是 完全 (dout 有 returned 至 三-
状态), 另一 转换 能 是 initiated 之后 这 安静 时间,
t
安静
,
有 消逝 用 bringing
CS
低 又一次.
1
12
CS
SCLK
DOUT
DIN
16
2 leading zeros + 2 频道 identifier 位
+ 转换 结果
数据在 至 控制 寄存器
便条: 控制 寄存器 数据 是 承载 在 第一 12 sclk 循环
图示 11. 正常的 模式 运作
全部 关闭 (pm1 = 1, pm0 = 0)
在 这个 模式, 所有 内部的 电路系统 在 这 ad7904/ad7914/
ad7924 是 powered 向下. 这 部分 retains 信息 在 这
控制 寄存器 在 全部 关闭. 这 ad7904/ad7914/
ad7924 仍然是 在 全部 关闭 直到 这 电源 管理
位 在 这 控制 寄存器, pm1 和 pm0, 是 changed.
如果 一个 写 至 这 控制 寄存器 occurs 当 这 部分 是 在 全部
关闭, 和 这 电源 管理 位 changed 至 pm0 =
pm1 = 1, 正常的 模式, 这 部分 将 begin 至 电源 向上 在 这
CS
rising 边缘. 这 追踪 和 支撑 那 是 在 支撑 当 这
部分 是 在 全部 关闭 将 返回 至 追踪 在 这 fourteenth
SCLK下落 边缘.
至 确保 那 这 部分 是 全部地 powered 向上, t
电源 向上
(t
12
)应当
有 消逝 在之前 这 next
CS
下落 边缘. 图示 12 显示
这 一般 图解 为 这个 sequence.
自动 关闭 (pm1 = 0, pm0 = 1)
在 这个 模式, 这 ad7904/ad7914/ad7924 automatically enters
关闭 在 这 终止 的 各自 转换 当 这 控制 寄存器
是 updated. 当 这 部分 是 在 关闭, 这 追踪 和 支撑 是 在
支撑 模式. 图示 13 显示 这 一般 图解 的 这 运作
的 这 ad7904/ad7914/ad7924 在 这个 模式. 在 关闭 模式
所有 内部的 电路系统 在 这 ad7904/ad7914/ad7924 是
powered向下. 这 部分 retains 信息 在 这 控制
寄存器 在 关闭. 这 ad7904/ad7914/ad7924
仍然是 在 关闭 直到 这 next
CS
下落 边缘 它 receives.
在 这个
CS
下落 边缘
这 追踪 和 支撑 那 是 在 支撑 当
这 部分 是 在 关闭
将 返回 至 追踪. wake-向上 时间
从 自动 关闭 是 1
µ
s 最大, 和 这 用户 应当
确保 那 1
µ
s 有 消逝在之前 attempting 一个 有效的 变换器-
sion. 当 运动 这ad7904/ad7914/ad7924 和
一个
20 mhz时钟, 一个 16 sclk dummy 循环 应当 是 sufficient
至 确保 这 部分 是 全部地 powered 向上. 在 这个 dummy 循环
这 内容 的 这 控制 寄存器 应当 仍然是 不变,
因此 这 写 位 应当 是 0 在 这 din 线条. 这个
dummy 循环 effectively halves 这 throughput 比率 的 这 部分,
和 每 其它 转换 结果 正在 有效的. 在 这个 模式 这
电源 消耗量 的 这 部分 是 非常 减少 和 这 部分
进去 关闭 在 这 终止 的 各自 转换. 当 这
控制 寄存器 是 编写程序 至 move 在 自动 关闭, 它
做 所以 在 这 终止 的 这 转换. 这 用户 能 move 这 模数转换器
在 和 输出 的 这 低 电源 状态 用 controlling 这
CS
信号.
: 点此下载
