–22–
ad7904/ad7914/ad7924
rev. 0
十六 串行 时钟 循环 是 必需的 至 执行 这 转换
处理 和 至 进入 数据 从 这 ad7904/ad7914/ad7924.
为 这 ad7904/ad7914/ad7924 这 8/10/12 位 的 数据 是
preceded 用 二 leading zeros 和 二 频道 地址 位 add1
和 add0, identifying 这个 频道 这 结果 corresponds 至.
CS
going 低 clocks 输出 这 第一 leading 零 至 是 读 在 用
这 微控制器 或者 dsp 在 这 第一 下落 边缘 的 sclk.
这 第一 下落 边缘 的 sclk 将也 时钟 输出 这 第二
leading 零 至 是 读 在 用 这 microcontroller 或者 dsp 在 这
第二 sclk 下落 边缘, 和 所以 在. 这 remaining 二 地址
位 和 8/10/12 数据 位 是 然后 clocked 输出 用 subsequent
sclk 下落 edges beginning 和 这 第一 地址 位 add1;
因此 这 第二 下落 时钟 边缘 在 这 串行 时钟 有 这
第二 leading 零 提供 和 也 clocks 输出 地址 位
add1. 这 最终 位 在 这 数据 transfer 是 有效的 在 这 sixteenth 下落
边缘, having 被 clocked输出 在 这 previous (fifteenth)下落 边缘.
writing 的 信息 至 这 控制 寄存器 takes 放置 在 这
第一 12 下落 edges 的 sclk 在 一个 数据 转移, 假设 这
msb, i.e., 这 写 位, 有 被 设置 至 1.
这 ad7904 将 输出 二 leading zeros, 二 频道 地址
位 那 这 转换 结果 corresponds 至, followed 用 这 8-位
转换 结果, 和 四 trailing zeros. 这 ad7914 将
输出 二 leading zeros, 二 频道 地址 位 那 这
转换 结果 corresponds 至, followed 用 这 10-位 变换器-
sion 结果, 和 二 trailing zeros. 这 16-位 文字 读 从
这 ad7924 将 总是 包含 二 leading zeros, 二 频道
地址 位 那 这 转换 结果 corresponds 至, followed
用 这 12-位 转换 结果.
微处理器 接合
这 串行 接口 在 这 ad7904/ad7914/ad7924 准许
这 部分 至 是 直接地 连接 至 一个 范围 的 许多 不同的
微处理器. 这个 部分 explains 如何 至 接口 这
ad7904/ad7914/ad7924 和 一些 的 这 更多 一般
微控制器 和 dsp 串行 接口 protocols.
ad7904/ad7914/ad7924 至 tms320c541
这 串行 接口 在 这 tms320c541 使用 一个 持续的
串行 时钟 和 框架 同步 信号 至 同步
这 数据 转移 行动 和 附带的 设备 像 这
ad7904/ad7914/ad7924. 这
CS
输入 准许 容易 inter-
facing 在 这 tms320c541 和 这 ad7904/ad7914/
ad7924 没有 任何 glue 逻辑 必需的. 这 串行 端口 的
这 tms320c541 是 设置 向上 至 运作 在 burst 模式 和
内部的 clkx0 (tx 串行 时钟 在 串行 端口 0) 和 fsx0
(tx 框架 同步 从 串行 端口 0). 这 串行 端口 控制
寄存器 (spc) 必须 有 这 下列的 建制: fo = 0, fsm
= 1, mcm = 1, 和 txm = 1. 这 连接 图解 是
显示 在 图示 19. 它 应当 是 指出 那 为 信号 处理
产品, 它 是 imperative 那 这 框架同步
信号 从 这 tms320c541 提供 等距 抽样.
这 v
驱动
管脚 的 这 ad7904/ad7914/ad7924 takes 这
一样 供应 电压 作 那 的 这 tms320c541. 这个 准许
这 模数转换器 至 运作 在 一个 高等级的 电压 比 这 串行 inter-
面向, i.e., tms320c541, 如果 需要.
TMS320C541
*
ad7904/
ad7914/
AD7924
*
CLKX
CLKR
DR
DT
FSX
FSR
V
DD
SCLK
DOUT
DIN
CS
V
驱动
*
额外的 管脚 移除 为 clarity
图示 19. 接合 至 这 tms320c541
ad7904/ad7914/ad7924 至 adsp-21xx
这 adsp-21xx 家族 的 dsps 是 连接 直接地 至 这
ad7904/ad7914/ad7924 没有 任何 glue 逻辑 必需的. 这
V
驱动
管脚 的 这 ad7904/ad7914/ad7924 takes 这 一样
供应 电压 作 那 的 这 adsp-218x. 这个 准许 这
模数转换器 至 运作 在 一个 高等级的 电压 比 这 串行 接口,
i.e., adsp-218x, 如果 需要.
这 sport0 控制 寄存器 应当 是 设置 向上 作 跟随:
tfsw = rfsw = 1, alternate framing
invrfs = invtfs = 1, 起作用的 低 框架 信号
dtype = 00, 正确的 justify 数据
slen = 1111, 16-位 数据-words
isclk = 1, 内部的 串行 时钟
tfsr = rfsr = 1, 框架 每 文字
irfs = 0
itfs = 1
这 连接 图解 是 显示 在 图示 20. 这 adsp-218x
有 这 tfs 和 rfs 的 这 sport 系 一起, 和 tfs 设置
作 一个 输出 和 rfs 设置 作 一个 输入. 这 dsp 运作 在
alternate framing 模式 和 这 sport 控制 寄存器 是 设置
向上 作 描述. 这 框架 同步 信号 发生 在
这 tfs 是 系 至
CS
, 和 作 和 所有 信号 处理 applica-
tions, 等距 抽样 是 需要. 不管怎样, 在 这个 例子,
这 计时器 中断 是 使用 至 控制 这 抽样 比率 的 这
模数转换器, 和 下面 确实 情况 等距 抽样 将
不 是 达到.
这 计时器 寄存器, 和 所以 在, 是 承载 和 一个 值 那
将
提供
一个 中断 在 这 必需的 样本 间隔. 当
一个中断
是 received, 一个 值 是 transmitted 和 tfs/dt
(模数转换器 控制 文字). 这 tfs 是 使用 至 控制 这 rfs 和
因此 这 读 的 数据. 这 频率 的 这 串行 时钟 是 设置
在 这 sclkdiv 寄存器. 当 这 操作指南 至 transmit 和
tfs 是 给 (i.e., ax0 = tx0), 这 状态 的 这 sclk 是 审查.
这 dsp 将 wait 直到 这 sclk 有 gone 高, 低, 和
高 在之前 传递 将 开始. 如果 这 计时器 和 sclk 值
是 选择 此类 那 这 操作指南 至 transmit occurs 在 或者 near
这 rising 边缘 的 sclk, 然后 这 数据 将 是 transmitted 或者 它
将 wait 直到 这 next 时钟 边缘.
为 例子, 如果 这 adsp-2189 had 一个 20 mhz 结晶 此类 那
它 had 一个 主控 时钟 频率 的 40 mhz, 然后 这 主控
循环 时间 将 是 25 ns. 如果 这 sclkdiv 寄存器 是 承载 和
这 值 3, 然后 一个 sclk 的 5 mhz 是 得到 和 第八 主控
时钟 时期 将 elapse 为 每 一个 sclk 时期. 取决于
在 这 throughput 比率 选择, 如果 这 计时器 寄存器 是 承载
和 这 值, say 803 (803 + 1 = 804), 然后 100.5 sclks 将
出现 在 中断 和 subsequently 在 transmit
: 点此下载
