ad7933/ad7934 初步的 技术的 数据
管脚 非. Mnemonic 描述
20
WR
写 输入. 起作用的 低 逻辑 在放 使用 在 conjunction 和 cs 至 写 数据 至 这 控制 寄存器.
21
RD
读 输入. 起作用的 低 逻辑 输入 使用 在 conjunction 和 cs至 进入 这 转换 结果. 这 转换
结果 是 放置 在 这 数据 bus 下列的 这 下落 边缘 的 rd
读 当 cs是 低.
22
CS
碎片 选择. 起作用的 低 逻辑 在放 使用 在 conjunction 和 rd和 wr至 读 转换 数据 或者 写 数据 至
这 控制 寄存器.
23 AGND
相似物 地面. 这个 是 这 地面 涉及 要点 for 所有 相似物 电路系统 在 这 ad7933/ad7934. 所有 相似物
输入 信号 和 任何 外部 涉及 信号 应当是 涉及 至 这个 agnd 电压. 这 agnd 和 dgnd
电压 应当 ideally 是 在 这 same 潜在的 和 必须 不 是 更多 th一个 0.3 v apart, 甚至 在 一个 瞬时
基准.
24 v
REFIN
/v
REFOUT
涉及 输入/输出. 这个 管脚 是 connected 至 这 内部的 涉及 和是 这 涉及 源 为 这 模数转换器.
这 名义上的 内部的 涉及 电压 是2.5 v 和 这个 呈现 在 这个 管脚. 这个 管脚 能 是 过载 用 一个
外部 涉及. 这 输入 电压范围 为 这 外部 涉及 是 0.1 v 至 3.5 v 为 差别的 模式 和
是 0.1 v 至 v
DD
在 单独的-结束 和 pseudo-差别的 模式, 取决于 在 v
DD
.
25 至 28 V
在
0 至 v
在
3
相似物 输入 0 至 相似物 输入 3. four 相似物 输入 途径 那 是 multiplexed 在 这 在-碎片 追踪-和-
支撑. 这 相似物 输入 能 是 编写程序 至 是 四单独的 结束 输入, 二 全部地 差别的 pairs 或者 二
pseudo-差别的 pairs 用 设置 这 模式 位 在这 控制 寄存器 appropriately (看 表格 9). 这
相似物 输入 频道 至 是 转变 能 也 是 selected 用 writing 至 这 地址 位 (add1 和 add0) 在
这 控制 寄存器 较早的 至 这 转换, 或者 这 在-chip sequencer 能 是 使用. 这 输入 范围 为 所有 输入
途径 能 也 是 0 v 至 v
REF
或者 0 v 至 2 × v
REF
和 这 编码 能 是 二进制的 或者 twos complement,
取决于 在 这 states 的 这 范围 和 编码 位在 这 控制 寄存器.任何 unsed 输入 途径
应当 是 连接 至 agnd 至 避免 噪音 pickup.
rev. prg | 页 10 的 32
: 点此下载
