初步的 技术的 数据 ad7933/ad7934
ad7933/ad7934 至 tms32020, tms320c25, 和
tms320c5x 接口
并行的 接口 在 这 ad7933/ad7934 和 这
tms32020, tms320c25 和 tms320c5x 家族 的 dsps 是
显示 在 . 这 记忆 编排 地址 选择 为
这 ad7933/ad7934 应当 是 chosen 至 下降 在 这 i/o
记忆 空间 的 这 dsps. 这 并行的 接口 在 这
ad7933/ad7934 是 快 足够的 至 接口 至 这 tms32020
和 非 extra wait states. 如果 高 速 glue 逻辑, 此类 作 74as
设备, 是 使用 至 驱动 这
RD
和 这
WR
线条 当
接合 至 这 tms320c25, 然后 又一次, 非 wait states 是
需要. 不管怎样, 如果 slower 逻辑 是 使用, 数据 accesses 将 是
slowed sufficiently 当 读 从 和 writing 至 这 部分 至
需要 这 嵌入 的 一个 wait 状态. extra wait states 将 是
需要 当 使用 这 tms320c5x 在 它们的 fastest 时钟
speeds (看 这 tms320c5x 用户’s 手册 为 详细信息).
图示 46
图示 46. 接合 至 这 tms32020/c25/c5x
数据 是 读 从 这 模数转换器 使用 这 下列的 操作指南:
在 d, 模数转换器
在哪里 d 是 这 数据 记忆 地址, 和 模数转换器 是 这
ad7933/ad7934 地址.
ad7933/
AD7934*
tms32020/
tms320c25/
TMS320C50*
WR
RD
db11 至 db0dmd0 至 dmd15
a0 至 a15
是
准备好
INT
X
BUSY
CSEN
CONVST
OPTIONAL
TMS320C25
仅有的
r/w
STRB
*additional 管脚 omitted 为 clarity
地址 总线
数据 总线
地址
解码器
03713-0-046
MSC
ad7933/ad7934 至 80c186 接口
图示 47 显示 这 ad7933/ad7934 连接 至 这 80c186
微处理器. 这 80c186 dma 控制 提供 二
独立 高 速 dma 途径 在哪里 数据 转移 能
出现 在 记忆 和 i/o spaces. 各自 数据 转移
消费 二 总线 循环, 一个 循环 至 fetch 数据 和 这 其它
至 store 数据. 之后 这 ad7933/ad7934 有 finished 一个
转换, 这 busy 线条 发生 一个 dma 要求 至
频道 1 (drq1). 作 一个 结果 的 这 中断, 这 处理器
执行 一个 dma 读 运作 这个 也 resets 这
中断 获得. sufficient priority 必须 是 assigned 至 这 dma
频道 至 确保 那 这 dma 要求 将 是 serviced 在之前
这 completion 的 这 next 转换.
ad7933/
AD7934*
80C186*
WR
db0 至 db11
ad0 至 ad15
a16 至 a19
ALE
DRQ1
BUSY
CS
QR
S
CONVST
OPTIONAL
WR
RDRD
*additional 管脚 omitted 为 clarity
地址/数据 总线
地址 总线
数据 总线
地址
获得
地址
解码器
03713-0-047
图示 47. 接合 至 这 80c186
rev. prg | 页 29 的 32
: 点此下载
