AD9483
–14–
rev. 一个
模数转换器 增益 控制
各自 的 这 三 模数转换器 途径 有 独立 限制 增益
控制. 这 全部-规模 信号 振幅 为 一个 给 模数转换器 是 设置 用
这 直流 电压 在 它的 vref 在 管脚. 这 等式 联系 这 全部
规模 振幅 至 vref 在 是 作 跟随: fs = (0.4)
×
(vref
在). 这 三 adcs 是 优化 为 一个 全部-规模 信号 放大器-
tude 的 1 v, 但是 将 accommodate 向上 至
±
10% 变化.
模数转换器 补偿 控制
这 补偿 为 各自 的 这 三 adcs 能 是 independently
控制. 为 一个 单独的-结束 相似物 输入 在哪里 这 相似物
输入 是 连接 至 一个 涉及, 补偿 能 是 调整 simply
用 调整 这 直流 电压 的 这 涉及. 为 差别的
相似物 输入, 这 用户 必须 提供 这 补偿 在 它们的 信号.
补偿 能 是 调整 向上 或者 向下 作 far 作 这 一般模式
输入 范围 将 准许.
电源 消耗
电源 消耗 为 这 ad9483 有 二 组件, v
CC
和 v
DD
. 电源 消耗 从 v
CC
是 相当地 常量 为 一个
给 供应 电压, whereas 电源 消耗 从 v
DD
能
相异 非常. v
CC
供应 电源 至 这 相似物 circuity. v
DD
供应 电源 至 这 数字的 输出 和 能 是 近似
用 这 下列的 等式:
P
(
V
DD
) = 1/2
C
×
V
2
×
F
×
N
C
= 输出 加载 电容
V
=V
DD
供应 电压
F
= encode 频率
N
= 号码 的 输出 切换
nominally, c = 10 pf, v = 3.3 v, f = 140 msps, 和 n = 26.
n comes 从 这 24 输出 位 加 二 时钟 输出, p(v
DD
) =
197 mw.
电源-向下
这 电源-向下 函数 准许 用户 至 减少 电源 dissipa-
tion 当 输出 数据 是 不 必需的. 一个 ttl/cmos 高
信号 在 管脚 76, (pd), shuts 向下 大多数 的 这 碎片 和 brings
这 总的 电源 消耗 至 较少 比 100 mw. 这 内部的
bandgap 电压 涉及 仍然是 起作用的 在 电源-向下
模式 至 降低 reactivation 时间. 如果 这 电源-向下 函数
是 不 desired, 这 pd 管脚 应当 是 系 至 地面 或者 使保持 至 一个
ttl/cmos 低 水平的.
bandgap 电压 涉及
这 ad9483 内部的 涉及, vref 输出 (管脚 97), 提供
一个 简单的, 费用 有效的 涉及 为 许多 产品. 它 exhib-
它的 合理的 精度 和 极好的 稳固 在 电源 供应
和 温度 变化. 这 涉及 输出 能 是 使用 至
设置 这 三 adcs’ 增益 和 补偿. 这 涉及 是 有能力 的
供应 向上 至 1 毫安 的 额外的 电流 在之外 这 需要-
ments 的 这 ad9483.
作 这 模数转换器 增益 和 补偿 是 设置 用 这 涉及 输入,
一些 产品 将 需要 一个 涉及 和 更好 精度
或者 温度 效能. 在 这些 具体情况, 一个 外部 谈及-
ence 将 是 连接 直接地 至 这 vref 在 管脚. vref
输出, 如果 unused, 应当 是 left floating. 便条, 各自 的 这 三
vref 在 管脚 将 需要 向上 至 1 毫安 的 电流.
模式 的 运作
这 ad9483 有 三 模式 的 运作, 单独的 频道
输出 模式, 和 一个 双 频道 输出 模式 和 二pos-
sible 数据 formats, interleaved 或者 并行的. 二 管脚 控制 which
模式 的 运作 这 碎片 是 在, 管脚 74 输出 模式 选择
(oms) 和 管脚 75 在terleaved/并行的 选择 (i/p). 表格 ii
显示 这 配置必需的 为 各自 模式.
表格 ii. 输出 模式 选择
模式 OMS i/p
双 channel—parallel 低 低
双 channel—interleaved 低 高
单独的 频道 高 don’t 小心
demuxed 输出 模式
在 demuxed 模式, (管脚 74 oms = 低), 这 模数转换器 输出
数据 是 alternated 在 这 二 输出 端口 (端口 一个 和
端口 b). 这个限制 这 数据 输出 比率 至 1/2这 比率 的
encode,和 facilitates 转换 比率 向上 至 140 msps.
demuxed 输出 mode 是 推荐 为 有保证的 opera-
tion 在之上 100 msps, 但是 将 是 使能 在 任何 指定
转换 比率.
二 数据 formats 是 可能 在 双 频道 输出 模式,
并行的 数据 输出 和 interleaved 数据 输出. 管脚 75 i/p 应当 是
低 为 并行的 format 和 高 为 interleaved format.
计算数量 1 和 2 显示 这 定时 (所需的)东西 为 各自 format.
便条 那 这 数据 同步 输入, (ds), 是 必需的 在 双 chan-
nel 输出 模式 为 两个都 formats. 这 部分 在 数据 同步
describes 这 (所需的)东西 的 这 数据 同步 输入.
作 显示 在 计算数量 1 和 2, 当 使用 这 interleaved 数据
format, 一个 样本 是 带去 在 一个 encode rising 边缘 n. 这
结果 数据 是 生产 在 一个 输出 端口 下列的 这 fifth
rising 边缘 的 encode 之后 这 样本 是 带去, (five pipe-
线条 延迟). 这 下列的 样本, (n+1), 将 是 生产 在
这 opposite 端口, 也 five pipeline 延迟 之后 它 是 带去.
这 状态 的 clkout 当 这 样本 是 带去 将 deter-
mine 输出 的 这个 端口 这 数据 将 来到. 如果 clkout 是
低, 这 数据 将 来到 输出 端口 一个. 如果 clkout 是 高,
这 数据 将 来到 输出 端口 b.
在 顺序 至 达到 并行的 数据 format 在 这 二 输出 数据
端口, 这 数据 是 内部 排整齐. 这个 是 accomplished 用
adding 一个 extra pipeline 延迟 至 just 这 一个 数据 端口. 因此,
数据 coming 输出 端口 一个 将 有 六 pipeline 延迟 和 数据
coming 输出 端口 b 将 有 five pipeline 延迟. 作 和 这
interleaved format, 这 状态 的 数据 同步 当 一个 样本 是
带去 将 决定 输出 的 这个 端口 这 数据 将 来到. 如果
clkout 是 低, 这 数据 将 来到 输出 端口 一个. 如果 clk-
输出 是 高, 这 数据 将 来到 输出 端口 b.
: 点此下载
