rev. 一个
AD9882
–17–
这 coast 函数 准许 这 pll 至 continue 至 run 在 这
一样 频率, 在 这 absence 的 这 新当选的 hsync 信号 或者
在 干扰 在 hsync (此类 作 equalization 脉冲). 这个
将 是 使用 在 这 vertical 同步 时期, 或者 任何 其它 时间
那 这 hsync 信号 是 无法得到. 也, 这 极性 的 这
hsync 信号 将 是 设置 通过 这 hsync 极性 位 (寄存器
10h, 位 6). 如果 不 使用 自动 极性 发现, 这 hsync
极性 位 应当 是 设置 至 相一致 这 极性 的 这 hsync
输入 信号.
定时 (相似物 接口)
这 下列的 定时 图解 显示 这 运作 的 这 ad9882.
这 输出 数据 时钟 信号 是 创建 所以 那 它的 rising 边缘
总是 occurs 在 数据 transitions 和 能 是 使用 至 获得
这 输出 数据 externally.
数据
HSOUT
t
SKEW
DATACK
t
DCYCLE
t
每
图示 7. 输出 定时
hsync 定时
horizontal 同步 (hsync) 是 processed 在 这 ad9882 至 elimi-
nate ambiguity 在 这 定时 的 这 leading 边缘 和 遵守 至
这 阶段-delayed pixel 时钟 和 数据.
这 hsync 输入 是 使用 作 一个 涉及 至 发生 这 pixel
抽样 时钟. 这 抽样 阶段 能 是 调整, 和 respect
至 hsync, 通过 一个 全部 360
∞
在 32 步伐 通过 这 阶段 调整
寄存器 (寄存器 04h) 至 优化 这 pixel 抽样 时间.
显示 系统 使用 hsync 至 排整齐 记忆 和 显示 写
循环, 所以 它 是 重要的 至 有 一个 稳固的 定时 relationship
在 hsync 输出 (hsout) 和 数据 时钟 (datack).
三 things 发生 至 horizontal 同步 在 这 ad9882. 第一,
这 极性 的 hsync 输入 是 决定 和 将 因此 有 一个
知道 输出 极性. 这 知道 输出 极性 能 是 pro-
grammed 也 起作用的 高 或者 起作用的 低 (寄存器 10h, 位 5).
第二, hsout 是 排整齐 和 datack 和 数据 输出.
第三, 这 持续时间 的 hsout (在 pixel clocks) 是 设置 通过
寄存器 07h. hsout 是 这 同步 信号 那 应当 是 使用 至
驱动 这 rest 的 这 显示 系统.
coast 定时
在 大多数 计算机 系统, 这 hsync 信号 是 提供 continu-
ously 在 一个 专心致志的 线. 在 这些 系统, 这 coast 函数
是 unnecessary 和 应当 是 无能 使用 寄存器 11h, 位 1
–
3.
在 一些 系统, 不管怎样, hsync 是 disturbed 在 这 vertical
同步 时期 (vsync). 在 其它 具体情况, hsync 脉冲 disappear.
在 其它 系统, 此类 作 那些 那 雇用 composite 同步
(csync) 信号 或者 embedded 同步-在-绿色 (sog), hsync
包含 equalization 脉冲 或者 其它 distortions 在 vsync. 至
避免 upsetting 这 时钟 发生器 在 vsync, 它 是 重要的
至 ignore 这些 distortions. 如果 这 pixel 时钟 pll sees extraneous
脉冲, 它 将 attempt 至 锁 至 这个 新 频率 和 将
有 changed 频率 用 这 终止 的 这 vsync 时期. 它 将
然后 引领 一个 few 线条 的 准确无误的 hsync 定时 至 recover 在 这
beginning 的 一个 新 框架, 结果 在 一个
“
tearing
”
的 这 image
在 这 顶 的 这 显示.
这 coast 函数 是 提供 至 eliminate 这个 问题. 它
是 一个 内部 发生 信号, 创建 用 这 同步 处理
engine 那 使不能运转 这 pll 输入 和 准许 这 时钟 至 自由-run
在 它的 然后-电流 频率. 这 pll 能 自由-run 为 一些
线条 没有 重大的 频率 逐渐变化.
: 点此下载
