rev. 一个
AD9882
–19–
表格 viii. 数字的 接口 管脚 列表
管脚 类型 Mnemonic 函数 值 管脚 号码
数字的 video R
X0+
数字的 输入 频道 0 真实 33
数据 输入 R
X0
–
数字的 输入 频道 0 complement 32
R
X1+
数字的 输入 频道 1 真实 36
R
X1
–
数字的 输入 频道 1 complement 35
R
X2+
数字的 输入 频道 2 真实 39
R
X2
–
数字的 输入 频道 2 complement 38
数字的 video R
XC+
数字的 数据 时钟 真实 41
时钟 输入 R
XC
–
数字的 数据 时钟 complement 42
末端 R
期
控制 管脚 为 设置 这 内部的 末端 28
控制 阻抗
输出 DE 数据 使能 3.3 v cmos 86
HSOUT hsync 输出 3.3 v cmos 88
VSOUT vsync 输出 3.3 v cmos 87
ctl0, ctl1, 解码 控制 位 输出 3.3 v cmos 22
–
25
ctl2, ctl3
HDCP DDCSCL hdcp 从动装置 串行 端口 数据 时钟 3.3 v cmos 53
DDCSDA hdcp 从动装置 串行 端口 数据 i/o 3.3 v cmos 54
MCL hdcp 主控 串行 端口 数据 时钟 3.3 v cmos 81
MDA hdcp 主控 串行 端口 数据 i/o 3.3 v cmos 82
电源 供应 V
D
主要的 电源 供应 3.15 v 至 3.45 v
PV
D
pll 电源 供应 3.15 v 至 3.45 v
V
DD
输出 电源 供应 2.2 v 至 3.6 v
地 地面 供应 0 v
数字的 接口 管脚 描述
数字的 数据 输入
R
X0+
积极的 差别的 输入 数据 (频道 0)
R
X0
–
负的 差别的 输入 数据 (频道 0)
R
X1+
积极的 差别的 输入 数据 (频道 1)
R
X1
–
负的 差别的 输入 数据 (频道 1)
R
X2+
积极的 差别的 输入 数据 (频道 2)
R
X2
–
负的 差别的 输入 数据 (频道 2)
这些 六 管脚 receive 三 pairs 的 差别的, 低 电压 摆动 输入 pixel
数据 从 一个 dvi 传输者.
数字的 时钟 输入
R
XC+
积极的 差别的 输入 时钟
R
XC
–
负的 差别的 输入 时钟
这些 二 管脚 receive 这 差别的, 低 电压 摆动 输入 pixel 时钟 从
一个 dvi 传输者.
末端 控制
R
期
内部的 末端 设置 管脚
这个 管脚 是 使用 至 设置 这 末端 阻抗
为 所有 的 这 数字的 接口 高 速 输入.
至 设置, 放置 一个 电阻 的 值 equal 至 10
¥
这
desired 输入 末端 阻抗 在 这个
管脚 (管脚 28) 和 地面 供应. 典型地, 这
值 的 这个 电阻 应当 是 500
W
.
输出
DE 数据 使能 输出
这个 管脚 输出 这 状态 的 数据 使能 (de).
这 ad9882 decodes de 从 这 新当选的
stream 的 数据. 这 de 信号 将 是 高
在 起作用的 video 和 将 是 低 当 那里
是 非 起作用的 video.
DDCSCL hdcp 从动装置 串行 端口 数据 时钟
为 使用 在 communicating 和 这 hdcp
enabled dvi 传输者.
DDCSDA hdcp 从动装置 串行 端口 i/o
为 使用 在 communicating 和 这 hdcp
enabled dvi 传输者.
MCL hdcp 主控 串行 端口 数据 时钟
connects 至 这 可擦可编程只读存储器 为 读 这
encrypted hdcp keys.
MDA hdcp 主控 串行 端口 数据 i/o
connects 至 这 可擦可编程只读存储器 为 读 这
encrypted hdcp keys.
CTL 数字的 控制 输出
这些 管脚 输出 这 控制 信号 为 这
red 和 绿色 途径. ctl0 和 ctl1
correspond 至 这 red 频道
’
s 输入, 当
ctl2 和 ctl3 correspond 至 这 绿色
频道
’
s 输入.
: 点此下载
