rev. 0
AD9841A/ad9842a
–15–
SDATA
SCK
SL
RNW 测试 位
0
A2 0A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10
t
DS
t
DH
t
LS
t
LH
注释:
1. sdata 位 是 内部 latched 在 这 rising edges 的 sck.
2. rnw = 读-不 写. 设置 低 为 写 运作.
3. 测试 位 = 内部的 使用 仅有的. 必须 是 设置 低.
4. 系统 更新 的 承载 寄存器 occurs 在 sl rising 边缘.
图示 21. 串行 写 运作
SDATA
SCK
SL
RNW 测试 位
10
0
A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10
t
DS
t
DH
t
LS
t
LH
注释:
1. rnw = 读-不 写. 设置 高 为 读 运作.
2. 测试 位 = 内部的 使用 仅有的. 必须 是 设置 低.
3. 串行 数据 从 这 选择 寄存器 是 有效的 开始 之后 这 5th sck 下落 边缘, 和 是 updated 在
sck 下落 edges.
t
DV
图示 22. 串行 readback 运作
串行 接口 定时 和 内部的 寄存器 描述
表格 i. ad9841a/ad9842a 内部的 寄存器 编排
寄存器 地址 数据 位
名字 a0 a1 a2 d0 d1 D2 D3 D4 D5 D6 D7 D8 D9 D10
运作 0 0 0 频道 选择 电源-向下 软件 ob clamp 0
*
1
**
0
*
0
*
0
*
ccd/aux1/2 模式 重置 开关
vga 增益 1 0 0 LSB MSB X
clamp 水平的 0 1 0 LSB MSB X X X
控制 1 1 0 颜色 steering 模式
PxGA
时钟 极性 选择 为 0
*
0
*
三- X
选择 开关 shp/shd/clp/数据 状态
PxGA
Gain0 0 0 1 LSB MSB X X X X X
PxGA
Gain1 1 0 1 LSB MSB X X X X X
PxGA
Gain2 0 1 1 LSB MSB X X X X X
PxGA
Gain3 1 1 1 LSB MSB X X X X X
*
内部的 使用 仅有的. 必须 是 设置 至 零.
**
必须 是 设置 至 一个.
: 点此下载
