rev. 0
AD9841A/ad9842a
–22–
36
35
34
33
32
31
30
29
28
27
26
25
13 14 15 16 17 18 19 20 21 22 23 24
1
2
3
4
5
6
7
8
9
10
11
12
3748 47 46 45 44 39 3843 42 41 40
管脚 1
IDENTIFIER
顶 视图
(不 至 规模)
AUX1IN
AVSS
AUX2IN
AVDD2
BYP4
NC
CCDIN
BYP2
BYP1
AVDD1
AVSS
AVSS
D0
D1
D2
D3
D4
D5
D6
D7
D8
(msb) d11
AD9842A
SCK
SDATA
SL
NC
STBY
NC
三-状态
DVSS
DVDD2
VRB
VRT
CML
DRVDD
DRVSS
DVSS
DATACLK
DVDD1
HD
PBLK
CLPOB
SHP
SHD
CLPDM
VD
0.1
F
0.1
F
0.1
F
0.1
F
0.1
F
0.1
F
3V
相似物 供应
ccd 信号
3V
相似物 供应
12
数据
输出
3
串行
接口
0.1
F
1.0
F
1.0
F
0.1
F
3V
相似物 供应
8
时钟
输入
0.1
F
0.1
F
3V
相似物 供应
3V
驱动器
供应
nc = 非 连接
D9
D10
图示 34. ad9842a 推荐 电路 配置 为 ccd-模式
内部的 电源-在 重置 电路系统
之后 power-在, 这 ad9842a 将 automatically 重置 所有 inter-
nal 寄存器 和 执行 内部的 校准 程序. 这个
takes 大概 1 ms 至 完全. 在 这个 时间, 正常的
时钟 信号 和 串行 写 行动 将 出现. 不管怎样,
串行 寄存器 写 将 是 ignored 直到 这 内部的 重置
运作 是完成. 管脚 43 (formerly rstb 在 这 ad9842a
非-一个) 是 非变长 使用 为 这 重置 运作. toggling 管脚
43 在 这 ad9842a 将 有 非 效应.
grounding 和 解耦 recommendations
作 显示 在 计算数量 33 和 34, 一个 单独的 地面 平面 是 recom-
mended 为 这 ad9841a/ad9842a. 这个 地面 平面 应当 是
作 持续的 作 可能, 特别 周围 管脚 25 通过
39. 这个 将 确保 那 所有 相似物 解耦 电容 提供
这 最低 可能 阻抗 path 在 这 电源 和 绕过
管脚 和 它们的 各自的 地面 管脚. 所有 解耦 capaci-
tors 应当 是 located 作 关闭 作 可能 至 这 包装 管脚. 一个
单独的 clean电源 供应 是 recommended 为 这 ad9841a/ad9842a,
但是 一个 独立的 数字的 驱动器 supply 将 是 使用 为 drvdd
(管脚 13). drvdd 应当 总是 是 decoupled 至 drvss (管脚
14), 这个 应当 是 连接 至 这 相似物 地面 平面.
有利因素 的 使用 一个 独立的 数字的 驱动器 供应 包含 使用 一个
更小的 电压 (2.7 v) 至 相一致 水平 和 一个 2.7 v asic, 减少
数字的 电源消耗, 和 减少 potential 噪音 连接.
如果 这 数字的 输出 (管脚 3–12) 必须 驱动 一个 加载 大 比
20 pf, buffering 是 推荐 至 减少 数字的 代号 transi-
tion 噪音. alternatively, 放置 序列 电阻器 关闭 至 这
数字的 输出 管脚 将 也 帮助 减少 噪音.
: 点此下载
