AD9851
–21–rev. c
1
ch1 200mv
T
[]
tek run 4.00gs/s 样本
: 280ps
@ : 2.668ns
m 12.5ns ch 1 –200mv
d 200ps runs 之后
图示 34. 典型 cmos 比较器 p-p 输出 jitter
和 这 ad9851 配置 作 一个 时钟 发生器, dds f
输出
= 70.1 mhz, v
S
= +5 v, 系统 时钟 = 180 mhz, 70 mhz
lpf. 图表 详细信息 这 中心 portion 的 一个 rising 边缘 和
scope 在 delayed 触发 模式, 200 ps/div. cursors 显示
280 ps p-p jitter.
频率 补偿 – hz
–145
100
巨大 – –dbc/hz
1k 10k 100k
–135
–130
–125
–120
–115
–100
ad9851 阶段 噪音
–140
图示 35. 输出 阶段 噪音 (5.2 mhz 一个
输出
), 6
×
REFCLK
乘法器 使能, 系统 时钟 = 180 mhz, 涉及
时钟 = 30 mhz
频率 补偿 – hz
–155
100
巨大 – –dbc/hz
1k 10k 100k
–145
–140
–135
–130
–125
–120
ad9851 residual 阶段 噪音
–150
图示 36. 输出 residual 阶段 噪音 (5.2 mhz 一个
输出
),
6
×
refclk 乘法器 无能, 系统 时钟 = 180 mhz,
涉及 时钟 = 180 mhz
系统 时钟 频率 – mhz
45
10
sfdr – –dbc
20 40 60 80 100 120 140 160 180
50
55
60
65
70
75
V
S
= +3.3v
V
S
= +5v
基本的 输出 =
系统 时钟/3
图示 37. spurious-自由 动态 范围 (sfdr) 是 gener-
ally 一个 函数 的 这 dac 相似物 输出 频率. ana-
log 输出 发生率 的 1/3 这 系统 时钟 比率 是
考虑 worst 情况. plotted 在下 是 典型 worst
情况 sfdr 号码 为 各种各样的 系统 时钟 比率.
1
ch1 100mv
T
[]
tek 停止 2.50gs/s 22 acgs
: 2.0ns
@ : 105.2ns
c1 上升
2.03ns
m 20.0ns ch 1 252mv
d 5.00ns runs 之后
图示 38. 比较器 上升 时间, 15 pf 加载
1
ch1 100mv
T
[]
tek 停止 2.50gs/s 2227 acgs
: 2.3ns
@ : 103.6ns
c1 下降
2.33ns
m 20.0ns ch 1 252mv
d 5.00ns runs 之后
图示 39. 比较器 下降 时间, 15 pf 加载
: 点此下载
