AD9852
–14–
rev. 0
使用 这 ad9852
内部的 和 外部 更新 时钟
这个 函数 是 包括 的 一个 双向的 i/o 管脚, 管脚 20, 和 一个
可编程序的 32-位 向下-计数器.
在 顺序 为 程序编制
改变 至 是 transferred 从 这 i/o 缓存区 寄存器 至 这 起作用的
核心 的 这 dds, 一个 时钟 信号 (低-至-高 边缘) 必须 是 externally
有提供的 至 管脚 20 或者 内部 发生 用 这 32-位 更新 时钟.
一个 externally 发生 更新 时钟 是 内部 同步
和 这 系统 时钟 至 阻止 partial 转移 的 程序
寄存器 信息 预定的 至 violation 的 数据 建制 或者 支撑 时间.
这个 模式 给 这 用户 完全 控制 的 当 updated
程序 信息 变为 有效的. 这 default 模式 是 设置
为 内部的 更新 时钟 (int 更新 clk 控制 寄存器 位 是
逻辑 高). 至 转变 至 外部 更新 时钟 模式, 这 int
更新 clk 寄存器 位 必须 是 设置 至 逻辑 低. 这 内部的
更新 模式 发生 自动, periodic 更新 脉冲 谁的
时间 时期 是 设置 用 这 用户.
一个 内部 发生 更新 时钟 能 是 established 用
程序编制 这
32-位 更新 时钟
寄存器 (地址 16–19
十六进制) 和 设置 这
int 更新 clk
(地址 1f 十六进制) 控制
寄存器 位 至 逻辑 高. 这 更新 时钟 向下-计数器 函数
运作 在 这 系统 时钟/2 (150 mhz 最大) 和 counts
向下 从 一个 32-位 二进制的 值 (编写程序 用 这 用户).
当 这 计数 reaches 0, 一个 自动 i/o 更新 的 这 dds
输出 或者 功能 是 发生. 这 更新 时钟 是routed
内部 和 externally 在 管脚 20 至 准许 用户 至 同步
程序编制 的 更新 信息 和 这 更新 时钟 比率.
这 时间 时期 在 更新 脉冲 是 给 作:
(n+1)
×
(系统 时钟 时期
×
2)
在哪里
N
是 这 32-位 值 编写程序 用 这 用户. 准许-
能 范围 的 n 是 从 1 至 (2
32
–1). 这 内部 发生
更新 脉冲波 输出 在 管脚 20 有 一个 fixed 高 时间 的 第八 系统
时钟 循环.
shaped 开关 keying
准许 用户 至 控制 这 ramp-向上 和 ramp-向下 时间 的 一个
“on/off” emission 从 这 i 和 q dacs. 这个 函数 是
使用 在 “burst transmissions” 的 数字的 数据 至 减少 这 adverse
谱的 impact 的 短的, abrupt bursts 的 数据. 用户 必须 first
使能 这 数字的 multipliers 用 设置 这 osk en 位 (con-
trol register 地址 20 十六进制) 至 逻辑 高 在 这 控制 寄存器.
否则, 如果 这 osk en 位 是 设置 低, 这 数字的 multipliers
有责任 为 振幅 控制 是 绕过 和 这 i 和 q
dac 输出 是 设置 至 全部-规模 振幅. 在 增加 至
设置 这 osk en 位, 一个 第二 控制 位, osk int
(也 在
地址 20 十六进制) 必须 是 设置 至 逻辑 高. 逻辑 高 选择 这
直线的
内部的 控制 的 这 输出 ramp-向上 或者 ramp-向下
函数. 一个 逻辑 低 在 这 osk int 位 switches 控制 的
abrupt 开关 keying
shaped 开关 keying
图示 31. shaped 开关 keying
这数字的 multipliers 至 用户 可编程序的 12-位 寄存器
准许 用户 至 dynamically shape 这 振幅 转变 在
practically任何 fashion. 这些 12-位 寄存器, labeled
“out-
放 shape key” 是 located 在 地址 21 通过 24 十六进制 在
表格 v. 这 maximum 输出 振幅 是 一个 函数 的 这
R
设置
电阻 和 是 不 可编程序的 当 osk int 是 使能.
next, 这 转变 时间 从 零-规模 至 全部-规模 必须
是 编写程序. 这 transition 时间 是 一个 函数 的二 fixed
elements 和 一个 能变的. 这 能变的 元素 是 这 程序
mable 8-位 ramp 比率 计数器
.
这个 是 一个 向下-计数器
正在 clocked 在 这 系统 时钟 比率 (300 mhz 最大值) 那
输出 一个 脉冲波 whenever 这 计数器 reaches 零. 这个 脉冲波
是 routed 至 一个 12-位 计数器 那 increments 一个 lsb 为 每
脉冲波 received. 这 输出 的 这 12-位 计数器 是 连接
至 这 12-位 数字的 乘法器. 当 这 数字的 乘法器 有 一个
值 的 所有 zeros 在 它的 输入, 这 输入 信号 是 multiplied 用
零, producing 零-规模. 当 这 乘法器 有 一个 值 的
所有 ones, 这 输入 信号 是 multiplied 用 一个 值 的 一个, producing
全部-规模. 那里 是 4094 remaining fractional 乘法器 值
那 将 生产 输出 amplitudes 相应的 至 它们的
二进制的 值.
12-位 数字的
乘法器
12 12
(绕过 乘法器)
osk en = 0
osk en = 1
osk en = 0
osk en = 1
12
12
数字的
信号 在
用户 可编程序的
12-位 q-频道
乘法器
"输出 shape
关键 q mult"
寄存器
12
osk en = 1
osk en = 0
12-位
计数器
1
8-位 向下-
计数器
系统
时钟
SHAPING
keying 管脚
sine dac
图示 32. 块图解 的 数据 pathway 的 这 数字的
乘法器 section 有责任 为 shapedkeying 函数
这 二 fixed elements 是 这 时钟 时期 的 这 系统 时钟,
这个 驱动 这 ramp 比率 计数器, 和 这 4096 振幅
步伐 在 零-规模 和 全部-规模. 至 给 一个 example,
假设 那 这 系统 时钟 的 这 ad9852 是 100 mhz (10 ns
时期). 如果 这 ramp 比率 计数器 是 编写程序 为 一个 最小
计数 的 five, 它 将 引领 二 系统 时钟 时期 (一个 rising
边缘 负载这 计数-向下 值, 这 next 边缘 decrements 这
计数器 从 five 至 四). 这 relationship 的 这 8-位 计数-
向下 值 至这 时间 时期 在 输出 脉冲 是给 作:
(n+1)
×
系统 时钟 时期
,
在哪里
N
是 这 8-位 计数-向下 值. 它 将 引领 4096 的 这些
脉冲 至 一个dvance 这 12-位 向上-计数器 从 零-规模 至全部-
规模. 因此,这 最小 shaped keying ramp 时间 为 一个
100 mhz 系统 时钟 是 4096
×
6
×
10 ns = 大概
246
µ
s. 这 最大 ramp 时间 will 是 4096
×
256
×
10 ns =
大概 10.5
µ
s.
: 点此下载
