AD9852
–21–
rev. 0
20-位
ramp 比率
时钟
48-位 delta-
频率
文字
频率
ACCUMULATOR
阶段
ACCUMULATOR
输出
ADDER
系统
时钟
clr acc2
clr acc1
频率
TUNING
文字 1
支撑
图示 44. fm chirp 组件
基本 fm chirp 程序编制 步伐
1. 程序 一个 开始 频率 在 频率 tuning 文字 1
(并行的 寄存器 地址 4–9 十六进制) hereafter called ftw1.
2. 程序 这 频率 步伐 决议 在 这 48-位,
twos
complement,
delta 频率 文字 (并行的 寄存器 地址
10–15 十六进制).
3. 程序 这 比率 的 改变 (时间 在 各自 频率) 在 这
20-位 ramp 比率 时钟 (并行的 寄存器 地址 1a–c).
4. 当 程序编制 是 完全, 一个 i/o 更新 脉冲波 在 管脚
20 将 engage 这 程序 commands.
这 necessity 为 一个 twos complement delta 频率 文字 是
至 define 这 方向 在 这个 这 fm chirp 将 move. 如果 这
48-位 delta 频率 文字 是 负的 (msb 是 高), 这
incremental 频率 改变 将 是 在 一个 负的 方向从
ftw1. 如果 这 48-位 文字 是 积极的 (msb 是 低), 这incre-
mental 频率 改变 将 是 在 一个 积极的 方向.
F1
0
频率
010 (ramped fsk)
F1
000 (default)
0
模式
TW1
DFW
ramp 比率
图示 43. 例子 的 一个 非线性的 chirp
它 是 重要的 至 便条 那 这 ftw1 是 仅有的 一个 开始 要点 为
fm chirp. 那里 是 非 建造-在 restraint 需要 一个 返回 至
ftw1. once 这 fm chirp 有 left ftw1 它 是 自由 至 move
(下面 程序 控制) 在里面 这 nyquist 带宽 (直流 至
1/2 系统 时钟).
Instant
返回 至 ftw1 是容易地 达到,
though, 和 这个 选项 是 explained 在 这 next few paragraphs.
二 控制 位 是 有 在 这 fm chirp 模式 那 将
准许 practically instantaneous 返回 至 这 beginning 频率,
ftw1, 或者 至 0 hz. 第一, clr acc1
位, 寄存器 地址 1f
十六进制 将, 如果 设置 高, clear 这 48-位
频率 accumulator
(acc1)
输出
和 一个 retriggerable 一个-shot 脉冲波 的 一个 系统 时钟
持续时间. 这 48-位 delta 频率 文字 输入 至 这 accu-
mulator 是 unaffected 用 clr acc1 位. 如果 这 clr acc1 位
是 left 高, 一个 一个-shot 脉冲波 将 是 delivered 至 这 频率
accumulator (acc1) 在 每 rising 边缘 的 这 i/o 更新
时钟. 这 效应 是 至 中断 这 电流 chirp, 重置 这
频率 后面的 至 ftw1, 和 continue 这 chirp 在 这 先前
编写程序 比率 和 方向. clearing 这 频率
Accumulator 在 这 chirp 模式 是 illustrated 在 图示 45. 不
显示 在 这 图解 是 这 i/o 更新 信号, 这个 是 也
用户-有提供的 或者 内部 发生. 一个 discussion 的 i/o 向上日期
是 提交 elsewhere 在 这个 数据 薄板.
next, clr acc2
控制 位 (寄存器 地址 1f 十六进制) 是 有 至
clear 两个都 这
频率 accumulator
(acc1) 和 这
阶段
accumulator
(acc2). 当 这个 位 是 设置 高, 这 输出 的 这
阶段 accumulator 将 结果 在 0 hz 输出 从 这 dds. 作
长 作 这个 位 是 设置 高, 这 频率 和 阶段 accumulators
将 是 cleared, 结果 在 0 hz 输出. 至 返回 至 previous
dds 运作, clr acc2 必须 是 设置 至 逻辑 低.
这个 位 是
有用的 在 generating 搏动 fm.
: 点此下载
