AD9854
–14–
rev. 0
(持续 从 页 1)
architecture 准许 这 一代 的 同时发生的 quadrature 输出-
puts 在 发生率 向上 至 150 mhz, 这个 能 是 digitallytuned
在 一个 比率 的 向上 至 100 million 新 发生率 每 第二. 这
(externally filtered) sine 波 输出 能 是转变 至 一个
正方形的 波 用 这 内部的 比较器 为 agile 时钟 发生器
产品. 这 设备 提供 14 位 的 digitally-控制
阶段 调制 和 单独的-管脚 psk. 这 在-板 12-位 i
和 q dacs, 结合 和 这 革新的 dds architecture,
提供 极好的 wideband 和 narrowband 输出 sfdr. 这
q-dac 能 也 是 configured 作 一个 用户-可编程序的 控制
dac 如果 这 quadrature 函数 是 不 desired. 当 configured
和 这 在-板 比较器, 这 12-位 控制 dac facilitates
静态的 职责 循环 控制 在 这 高-速 时钟 发生器 appli-
cations. 二 12-位 数字的 multipliers 准许 可编程序的
振幅 调制, shaped 开关 keying 和 准确的 放大器-
tude 控制 的 这 quadrature输出. chirp 符合实际 是
也 包含 这个 facilitates 宽 带宽 频率
sweeping 产品. 这 ad9854’s 可编程序的 4
×
–20
×
refclk 乘法器 电路 发生 这 300 mhz 时钟 inter-
nally 从 一个 更小的 频率 外部 涉及 时钟. 这个 saves
这 用户 这 费用 和 difficulty 的 implementing 一个 300 mhz
时钟 源. 直接 300 mhz clocking 是 也 accommodated
和 也 单独的-结束 或者差别的 输入. 单独的-管脚 con-
ventional fsk 和 这 增强 谱的 qualities 的 “ramped”
fsk 是 supported. 这 ad9854 使用先进的 0.35 micron
cmos 技术 至 提供 这个 高 水平的 的 符合实际 在
一个 单独的 3.3 v 供应.
这 ad9854 是有 在 一个空间-节省 80-含铅的 lqfp
表面 挂载 包装 和 一个 thermally-增强 80-含铅的 lqfp
包装. 这 ad9854 是 管脚-为-管脚 兼容 和 这 ad9852
单独的-声调 synthesizer. 它 是 specified 至 运作 在 这 扩展
工业的 温度 范围 的 –40
°
c 至 +85
°
c.
OVERVIEW
这 ad9854 quadrature 输出 数字的 synthesizer 是 一个 高级地
有伸缩性的 设备 那 将 地址 一个 宽 范围 的 产品.
这 设备 组成 的 一个 nco 和 48-位 阶段 accumulator,
可编程序的 涉及 时钟 乘法器, inverse sinc filters,
数字的 multipliers, 二 12-位/300 mhz dacs, 高-速
相似物 比较器, 和 接口 逻辑. 这个 高级地 整体的
device 能 是 configured 至 提供 作 一个 synthesized lo, agile 时钟
发生器, 和 fsk/bpsk modulator. 这 theory 的 运作 的
这 函数的 blocks 的 这 设备, 和 一个 technical 描述
的 这 信号 流动 通过 一个 dds 设备, 能 是 建立 在 一个
tutorial 从 相似物 设备 called “a 技术的 tutorial 在
数字的 信号 综合.” 这个 tutorial 是 有 在 cd-只读存储器
和 information 在 获得 它 能 是 建立 在 这 相似物
设备 dds 网站 在
www.相似物.com/dds
. 这 tutorial
也 提供 基本 产品 信息 为 一个 多样性 的
数字的 综合 implementations. 这 dds background 主题
matter 是 不 covered 在 这个 数据 薄板; 这 功能 和 特性
的 这 ad9854 将 是 individually discussed 在此处.
使用 这 ad9854
内部的 和 外部 更新 时钟
这个 函数 是 包括 的 一个 双向的 i/o 管脚, 管脚 20, 和 一个
可编程序的 32-位 向下-计数器.
在 顺序 为 程序编制
改变 至 是 transferred 从 这 i/o 缓存区 寄存器 至 这 起作用的
核心 的 这 dds, 一个 时钟 信号 (低 至 高 边缘) 必须 是 externally
有提供的 至 管脚 20 或者 内部 发生 用 这 32-位 更新 时钟.
一个 externally 发生 更新 时钟 是 内部 同步
和 这 系统 时钟 至 阻止 partial 转移 的 程序
寄存器 信息 预定的 至 violation 的 数据 建制 或者 支撑 时间.
这个 模式 给 这 用户 完全 控制 的 当 updated
程序 信息 变为 有效的. 这 default 模式 是 设置
为 内部的 更新 时钟 (int 更新 clk 控制 寄存器 位 是
逻辑 高). 至 转变 至 外部 更新 时钟 模式, 这 int
更新 clk 寄存器 位 必须 是 设置 至 逻辑 低. 这 内部的
更新 模式 发生 自动, periodic 更新 脉冲 谁的
时间 时期 是 设置 用 这 用户.
一个 内部 发生 更新 时钟 能 是 established 用
程序编制 这
32-位 更新 时钟
寄存器 (地址 16–19
十六进制) 和 设置 这
int 更新 clk
(地址 1f 十六进制) 控制
寄存器 位 至 逻辑 高. 这 更新 时钟 向下-计数器 函数
运作 在 这 系统 时钟/2 (150 mhz 最大) 和 counts
向下 从 一个 32-位 二进制的 值 (编写程序 用 这 用户).
当 这 计数 reaches 0, 一个 自动 i/o 更新 的 这 dds
输出 或者 功能 是 发生. 这 更新 时钟 是 内部
和 externally routed 在 管脚 20 至准许 用户 至 同步
程序编制 的 更新 信息 和 这 更新 时钟 比率.
这 时间 时期 在 更新 脉冲 是 给 作:
(n+1)
×
(系统 时钟 时期
×
2)
在哪里
N
是 这 32-位 值 编写程序 用 这 用户. 准许-
能 范围 的 n 是 从 1 至 (2
32
–1). 这 内部 发生
更新 脉冲波 输出 在 管脚 20 有 一个 fixed 高 时间 的 第八 系统
时钟 循环.
shaped 开关 keying
准许 用户 至 控制 这 ramp-向上 和 ramp-向下 时间 的 一个
“on/off” emission 从 这 i 和 q dacs. 这个 函数 是
使用 在 “burst transmissions” 的 数字的 数据 至 减少 这 adverse
谱的 impact 的 短的, abrupt bursts 的 数据. 用户 必须 first
使能 这 数字的 multipliers 用 设置 这 osk en 位 (con-
trol register 地址 20 十六进制) 至 逻辑 高 在 这 控制 寄存器.
否则, 如果 这 osk en 位 是 设置 低, 这 数字的 multipliers
有责任 为 振幅-控制 是 绕过 和 这 i 和 q
dac 输出 是 设置 至 全部-规模 振幅. 在 增加 至 设置-
ting 这 osk en 位, 一个 第二 控制 位,osk int
(也 在
地址 20 十六进制), 必须 是 设置 至 逻辑 高. 逻辑 高 选择 这
直线的 内部的 控制 的 这 输出 ramp-向上 或者 ramp-向下
函数. 一个 逻辑 低 在 这 osk int 位 switches 控制 的
这 数字的 multipliers 至 用户 可编程序的 12-位 寄存器
准许 用户 至 dynamically shape 这 振幅 转变 在
practically 任何 fashion. 这些 12-位 寄存器, labeled
“Output
shape 关键 i 和 输出 shape 关键 q” 是 located 在 地址
21 通过 24 十六进制 在 表格 v. 这 最大 输出 振幅
是 一个 函数 的 这 r
设置
电阻 和 是 不 可编程序的 当
osk int 是 使能.
abrupt 开关 keying
shaped 开关 keying
图示 31. shaped 开关 keying
: 点此下载
