AD9854
–30–
rev. 0
B15B14B13B12B11B10B9B8B7B6B5B4B3B2B1B01716151413121110
SDIO
SCLK
CS
ir 写 阶段 数据 转移 – 二 字节 写
图示 55. 数据 写 循环, sclk 空闲 高
B15B14B13B12B11B10B9B8B7B6B5B4B3B2B1B0
1716151413121110
SDIO
SDO
SCLK
CS
ir 写 阶段 数据 转移 – 二 字节 读
图示 56. 数据 读 循环, 3-线 configuration, sclk 空闲 低
msb/lsb transfers
这 ad9854 串行 端口 能 支持 两个都 大多数 significant 位
(msb)first 或者 least significant 位 (lsb) first 数据 formats. 这个
符合实际 是 控制 用 位 1 的串行 寄存器 bank 20h.
当 这个 位 是 设置 起作用的 高, 这 ad9854 串行 端口 是 在 lsb
first format. 这个 位 defaults 低, 至 这 msb first format. 这
操作指南 字节 必须 是 写 在 这 format 表明 用 位 1
的 串行 寄存器 bank 20h. 那 是, 如果 这 ad9854 是 在 lsb first
模式, 这 操作指南 字节 必须 是 写 从 least significant
位 至 大多数 significant 位.
更新 时钟 运作
程序编制 这 ad9854 是 异步的 至 这 系统 时钟
和 所有 数据 正在 贮存 在 一个 缓存区 记忆 那 做 不
立即 影响 这 部分 运作. 这 缓存区 记忆 是
transferred 至 这 寄存器 bank 同步的 至 系统 时钟.
这 寄存器 bank 信息 affects 部分 运作.
这个 转移 的 数据 能 出现 automatically, 和 频率 的
updates 可编程序的 用 这 用户, 或者 能 出现 完全地 下面
用户 控制.
完全 用户 控制, 涉及 至 作 外部 更新 模式,
准许 这 用户 至 驱动 这 i/o ud 信号 从 它们的 asic 或者
dsp. 这 ad9854 i/o ud 管脚 是 configured 作 一个 输入 在
外部更新 模式. 一个 rising 边缘 在 i/o ud indicates 至
这 ad9854 那 这 内容 的 这 缓存区 记忆 是 至 是
transferred 至 这 寄存器 bank. 这 设计 使用 一个 边缘 探测器
至 信号 这 ad9854 至 转移 数据 这个 准许 一个 非常 小
最小 高 脉冲波 宽度 必要条件 (二 系统 时钟 peri-
ods). 它的 重要的 至 便条 那 如果 这 用户 keeps i/o ud 高,
这 ad9854 将 不 continuously 更新 这 寄存器 bank.
内部的 更新 模式, 在 这个 这 ad9854 transfers 数据 从
这 缓存区 记忆 至 这 寄存器 bank automatically, configures
这 ad9854 i/o ud 管脚 作 一个 输出. 这 ad9854 发生 一个
高 脉冲波 在 i/o ud 管脚 至 信号 这 用户 那 这 缓存区 记忆
有 just 被 transferred 至 这 寄存器 bank. 这 最小
高 pulsewidth 是 设计 至 是 第八 系统 时钟 循环 (最小值).
这 i/o ud 信号 能 是 使用 作 一个 中断 在里面 这 系统.
它的 重要的 至 便条 那 作 一个 输出 i/o ud 管脚 将 不 有
anything approaching 一个 50/50 职责 循环 为 slower 更新 比率.
程序编制 这 更新 时钟 寄存器 为 值 较少 比 five
将 导致 这 i/o ud 管脚 至 仍然是 高. 这 更新 时钟func-
tionality 安静的 工作, 它的 just 那 这 用户 不能 使用 这 信号 作
一个 indication 那 数据 是 transferring. 这个 是 一个 影响 的 这
最小 高 脉冲波 时间 当 i/o ud 是 一个 输出.
为 内部的 更新 时钟 运作, 这 比率 这个 这 updates
出现 是 编写程序 在 这 更新 时钟 寄存器. 这 更新
时钟 寄存器 是 32 位 和 这 值 写 在 这 寄存器
corresponds 至 half 这 号码 的 时钟 循环 在 updates.
那 是, 如果 一个 值 的 00_00_00_0a (十六进制), 是 写 在 这 更新
时钟 寄存器 这 rising 边缘 的 这 i/o ud 管脚 将 出现 每
20 循环 (0a 十六进制 相等 10 decimal).
控制 寄存器
这 控制 寄存器 是 located 在 这 shaded portion 的 这
表格 v 在 地址 1d 通过 20 十六进制. 它 是 composed 的 32
位. 位 31 是 located 在 这 顶 left 位置 和 位 0 是 located
在 这 更小的 正确的 位置 的 这 shaded 表格 portion. 这 reg-
ister 有 被 subdivided 在下 至 制造 它 easier 至 locate 这
text 有关联的 和 specific 控制 categories.
: 点此下载
