rev. 0
AD9873
–20–
theory 的 运作
至 增益 一个 一般 understanding 的 这 ad9873 它 是 helpful
至 谈及 至 图示 1, 这个 显示 一个 块 图解 的 这 de恶行
MUX
8
8
10
12
AD9873
i 输入
q 输入
if10 输入
if12 输入
video 输入
模数转换器
模数转换器
模数转换器
模数转换器
DAC
2
(f
OSCIN
)
2
(f
OSCIN
)
2
MUX
MUX
ref-8
ref-10
ref-12
clamp 水平的
12
控制 文字 0
12
控制 文字 1
osc 在
乘法器
M
m = 1,2,.......,31
DAC
12
MUX
INV
SINC
SIN
COS
DDS
12
12
12
12
12
12
2
2
R
N
8
r = 2,3,.......,63
n = 3,4
(f
MCLK
)(f
IQCLK
)
I
Q
6
数据
ASSEMBLER
half-带宽
过滤 #1
half-带宽
过滤 #2
CIC
过滤
QUADRATURE
MODULATOR
ad832x ctrl
burst profile
CTRL
串行
接口
3
2
4
rx - itf
SDELTA1
SDELTA0
osc 在
XTAL
Tx
FSADJ
tx iq
tx 同步
MCLK
ref clk
rx iq
rx 同步
rx 如果
inv sinc
绕过
(f
OSCIN
)
(f
SYSCLK
)
4
12
-
-
图示 1. 块 图解
architecture. 这 下列的 是 一个 一般 描述 的 这 设备
符合实际. 后来的 sections 将 detail 各自 的 这 数据 path build-
ing blocks.