rev. 0
AD9873
–22–
数字的 8-位 模数转换器 输出 是 多路复用 至 一个 4-位 总线,
clocked 用 一个 频率 (f
MCLK
) 的 四 时间 这 抽样 比率
whereas 这 10- 和 12-位 adcs 是 多路复用 一起
至 一个 12-位 总线 clocked 用 f
mclk,
这个 是 二 时间 它们的
抽样 频率.
时钟 和 振荡器 电路系统
这 ad9873’s 内部的 振荡器 发生 所有 抽样 clocks
从 一个 简单的, 低-费用, 序列 resonance, 基本的 frequency
quartz 结晶. 图示 2 显示 如何 这 quartz 结晶 是 connected
在 osc 在 (管脚 61) 和 xtal (管脚 60) 和 并行的
resonant 加载 电容 作 指定 用 这 结晶 manufacturer.
这 内部的 振荡器 电路系统 能 也 是 过载 用 一个 ttl
水平的 时钟 应用 至 osc 在 和 xtal left unconnected.
f
osc 在
=
f
MCLK
×
N
/
M
一个 内部的 阶段 锁 循环 (pll) 发生 这 dac sampling
频率 f
SYSCLK
用 乘以 osc 在 频率 m 时间
(寄存器 地址 00h). 这 mclk 信号 (管脚 23) f
MCLK
是
获得 用 dividing 这个 pll 输出 频率 和 这 interpo-
lation 比率 n 的 这 cic 过滤 stages (寄存器 地址 01h).
f
SYSCLK
=
f
osc 在
×
M
f
MCLK
=
f
osc 在
×
M
/
N
一个 外部 pll 循环 过滤 (管脚 57) consisting 的 一个 序列 resistor
和 陶瓷的 电容 (图示 15, r1 = 1.3 k
Ω
, c12 = 0.01
µ
f) 是
必需的 为 稳固 的 这 pll. 也, 一个 shield surrounding这些
组件 是 推荐 至 降低 外部 噪音 coupling
在 这 pll’s 电压 控制 振荡器 输入 (守卫 查出
连接 至 avdd pll).
图示 1 显示 那 adcs 是 也 直接地 抽样 用 一个 低-
jitter 时钟 在 osc 在 或者 用 一个 时钟 那 是 获得 从 这 pll
输出. 运行 模式 能 是 选择 在 寄存器 地址 08.
抽样 这 adcs 直接地 和 这 osc 在 时钟 需要
mclk 至 是 编写程序 至 是 两次 这 osc 在 频率.
5
4
3
2
7
6
9
8
1
11
10
16
15
14
13
18
17
20
19
22
21
12
24
23
26
25
28
27
30
29
32
33
34
35
36
38
39
40
41
42
43
44
45
46
47
48
49
50
31
37
76
77
78
79
74
75
72
73
70
71
80
65
66
67
68
63
64
61
62
59
60
69
57
58
55
56
53
54
51
52
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
管脚 1
IDENTIFIER
顶 视图
(管脚 向下)
video 在
AGND
IF12+
IF12
–
AGND
AVDD
REFT12
REFB12
AVDD
AGND
IF10+
IF10
–
AGND
AVDD
REFT10
REFB10
AVDD
AGND
q in+
q 在
–
tx iq(1)
tx iq(0)
DVDD
DGND
profile(1)
profile(0)
重置
DVDD
DGND
DGND
SCLK
CS
SDIO
SDO
dgnd tx
dvdd tx
PWRDOWN
REFIO
FSADJ
agnd tx
agnd iq
i in+
i 在
–
agnd iq
REFT8
REFB8
agnd iq
avdd iq
DRVDD
ref clk
DRGND
dgnd 所以
SDELTA0
SDELTA1
dvdd sd
ca 使能
ca 数据
ca clk
dvdd osc
os 在
XTAL
dgnd osc
agnd pll
pll 过滤
avdd pll
dvdd pll
dgnd pll
avdd tx
Tx+
Tx
–
DRGND
DRVDD
(msb)
如果(11)
如果(10)
如果(9)
如果(8)
如果(7)
如果(6)
如果(5)
如果(4)
如果(3)
如果(2)
如果(1)
如果(0)
(msb)
rx iq(3)
rx iq(2)
Rx
iq(1)
Rx
iq(0)
Rx
同步
DRGND
DRVDD
MLCK
DVDD
DGND
Tx
同步
(msb)
Tx
iq(5)
Tx
iq(4)
Tx
iq(3)
Tx
iq(2)
AD9873
AVDD
C7
0.1
F
C8
0.1
F
C9
0.1
F
CP2
10
F
C4
0.1
F
C5
0.1
F
C6
0.1
F
CP1
10
F
C1
0.1
F
C2
0.1
F
C3
0.1
F
C10
20pF
C11
20pF
R1
1.3k
CP3
10
F
C12
0.01
F
守卫 查出
C13
0.1
F
R
设置
10k
图示 2. 基本 连接 图解
: 点此下载
