首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251909
 
资料名称:AD9873
 
文件大小: 935.11K
   
说明
 
介绍:
Analog Front End Converter for Set-Top Box, Cable Modem
 
 


: 点此下载
  浏览型号AD9873的Datasheet PDF文件第17页
17
浏览型号AD9873的Datasheet PDF文件第18页
18
浏览型号AD9873的Datasheet PDF文件第19页
19
浏览型号AD9873的Datasheet PDF文件第20页
20

21
浏览型号AD9873的Datasheet PDF文件第22页
22
浏览型号AD9873的Datasheet PDF文件第23页
23
浏览型号AD9873的Datasheet PDF文件第24页
24
浏览型号AD9873的Datasheet PDF文件第25页
25
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0
AD9873
–21–
单独的-声调 输出 transmit 运作
这 ad9873 能 是 配置 为 频率 综合 applica-
tions 用 writing 这 单独的-声调 位 真实, 和 应用 一个 时钟 信号
(e.g., rx 同步) 至 这 tx 同步 管脚. 在 单独的-声调 mode, 这
ad9873 disengages 这 modulator 和 preceding 数据 path
逻辑 至输出 一个 spectrally pure 单独的 频率 sine 波. 这
ad9873 提供 为 一个 24-位 频率 tuning 文字, 这个
结果 在 一个 tuning 决议 的 12.9 hz 在 一个 f
SYSCLK
比率 的
216 mhz. 一个 好的 rule 的 thumb 当 使用 这 ad9873 作 一个
频率 synthesizer 是 至 限制 这 基本的 输出 frequency
至 30% 的 f
SYSCLK
. 这个 避免 generating aliases too 关闭 至 这
desired 基本的 输出 频率, 因此 降低 这 费用
的 过滤 这 aliases.
所有 适用 程序编制 特性 的 这 ad9873 应用 当
配置 在 单独的-声调 模式. 这些 特性 包含:
1. 频率 hopping 通过 这 profile 输入 和 有关联的
tuning 文字, 这个 准许 频率 变换 keying (fsk)
调制.
2. 能力 至 绕过 这 sin(x)/x 补偿 过滤.
3. 电源-向下 模式.
osc 在 时钟 乘法器
作 提到 早期, 这 输出 数据 是 抽样 在 这 比率
的 f
SYSCLK
. 自从 这 ad9873 是 设计 至 运作 在 f
SYSCLK
发生率 向上 至 232 mhz, 那里 是 这 潜在的 difficulty 的
trying 至 提供 一个 稳固的 输入 时钟 f
OSCIN
. 虽然 稳固的,
高-频率 oscillators 是 有 商业上, 它们 tend
至 是 费用 prohibitive 和 create 噪音 连接 issues 在 这
打印 电路 板. 至 alleviate 这个 问题, 这 ad9873
有 一个 建造-在 可编程序的 时钟 乘法器 和 一个 振荡器
电路. 这个 准许 这 使用 的 一个 相当地 低 频率 (因此,
较少 expensive) 结晶 或者 振荡器 至 发生 这 osc 在
信号. 这 低 频率 osc 在 信号 能 然后 是 multiplied
在 频率 用 一个 integer 因素 的 在 1 和 31, inclusive,
至 变为 这 f
SYSCLK
时钟.
为 dds 产品, 这 运输车 是 典型地 限制 至 关于 30%
的 f
SYSCLK
. 为 一个 65 mhz 运输车, 这 推荐 系统
时钟 是在之上 216 mhz.
这 osc 在 乘法器 函数 维持 时钟 integrity 作
evidenced 用 这 ad9873’s 系统 阶段 噪音 characteristics
序列电阻 (1.3k
) 和 电容 (0.01
f) 提供 这
补偿 零 为 这 clk 在 乘法器 pll 循环. 这
整体的 循环 每formance 有 被 优化 为 这些 混合-
nent 值.
receive 部分
这 ad9873 包含 四 高-速, 高-效能adcs.
二 matched 8-位 adcs 是 优化 为 相似物 iq demodu-
lated 信号 和 能 是 抽样 和 向上 至 16.5 msps. 一个直接
如果 10-位 模数转换器 和 一个 12-位 模数转换器 能 digitize 信号 在 一个 maxi-
mum 抽样 频率 的 33 msps. 输入 信号 选择 至
这 12-位 模数转换器 能 是 编写程序 至 也 直接 如果 或者 video
(ntsc/pal). 一个 可编程序的 自动 clamp 控制 pro-
vides 黑色 水平的 补偿 纠正 为 video 信号.
这 模数转换器 抽样 频率 能 也 是 获得 直接地
这 osc 在 结晶 或者 从 这 在-碎片 osc 在 乘法器.
为 最高的 动态 效能 它 是 推荐 至 choose 一个
osc 在 频率 那 能 是 使用 至 直接地 样本 这adcs.
transmit 部分
调制 模式 运作
这 ad9873 accepts 6-位 words, 这个 是 strobed synchronous
至 这 主控 时钟 mclk 在 这 数据 assembler. tx 同步
信号 这 开始 的 一个 transmit 标识. 二 successive 6-位 words
表格 一个 12-位 标识 组件. 这 新当选的 数据 是 assumed
至 是 complex, 在 那 alternating 12-位 words 是 regarded 作 这
inphase (i) 和 quadrature (q) 组件 的 一个 标识.标识
组件 是 assumed 至 是 在 二’s complementformat.
这 比率 在 这个 这 6-位 words 是 提交 至 这AD9873
将 是 涉及 至 作 这 主控 时钟 比率 (f
MCLK
). 这 数据
assembler splits 这 新当选的 数据 words 在 独立的 i/q 数据
streams. 这 比率 在 这个 这 i/q 数据 文字 pairs 呈现 在 这
输出 的 这 数据 assembler 将 是 涉及 至 作 这 i/q 样本
比率 (f
IQCLK
). 自从 二6-位 输入 数据 words是 使用 至 con-
struct 各自 单独的 i 和 q 数据 paths, 它 应当 是 apparent
那 这 输入 6-位 数据 比率 f
MCLK
是 四 时间 这 i/q 样本
比率 (f
MCLK
= 4
f
IQCLK
).
once 通过 这 数据 assembler, 这 i/q 数据 streams 是 喂养
结合体 的 这些 二 过滤 结果 在 一个 因素 的 四 (4)
增加 的 这 样本 比率. 因此, 在 这 输出 的 half-带宽
过滤 #2, 这 样本 比率 是 4
f
IQCLK
. 在 增加 至 这 样本
比率 增加, 这 half-带宽 过滤 提供 这 低-通过 过滤
典型的 需要 至 压制 这 谱的 images produced
用 这 upsampling 处理.
streams 是 喂养 至 一个 倾泻 积分器-comb (cic) 过滤. 这个
过滤 是 配置 作 一个 interpolating 过滤, 这个 准许 更远
upsampling 比率 的 3 或者 4. 这 cic 过滤, 像 这 half-bands, 有
一个 建造-在 低-通过 典型的. 又一次, 这个 提供 为 suppres-
sion 的 这 谱的 images 生产 用 这 upsampling处理.
这 数字的 quadrature modulator 平台 下列的 这 cic 过滤
是 使用 至 频率-变换 这 baseband spectrum 的 这 incom-
ing 数据 stream 向上 至 这 desired 运输车 频率 (这个 处理
是 知道 作
upconversion
).
这 运输车 频率 是 numerically 控制 用 一个 直接 digital
synthesizer (dds). 这 dds 使用 它的 内部的 涉及 时钟
(f
SYSCLK
) 至 发生 这 desired 运输车 频率 和 一个 高
程度 的 精确. 这 运输车 是 应用 至 这 i 和 q multi-
pliers 在 quadrature fashion (90
阶段 补偿) 和 summed 至yield
一个 数据 stream 那 是 在 这 modulated 运输车.
它 应当 是 指出 在 这个 要点 那 这 新当选的 symbols 有
转变 从 一个 输入 样本 比率 的 f
IQCLK
至 一个 输出
样本 比率 的 f
SYSCLK
(看 图示 1). 这 modulated 运输车 是
ultimately destined 至 提供 作 这 输入 至 这 数字的-至-相似物
转换器 (dac) 整体的 在 这 ad9873.
这 dac 输出 spectrum 是 distorted 预定的 至 这 intrinsic 零-
顺序 支撑 效应 有关联的 和 dac-发生 信号. 这个
扭曲量 是 deterministic 和 跟随 这 familiar sin(x)/x
(或者 sinc) 封套. 自从 这 sinc 扭曲量 是 predictable, 它 是
也 correctable. hence, 这 存在 的 这 运算tional inverse
sinc 过滤 preceding 这 dac. 这个 是 一个 fir 过滤, 这个 有
一个 转移 函数 conforming 至 这 inverse 的 这 sinc
回馈. 因此, 当 选择, 它 modifies 这 新当选的 数据
stream 所以 那 这 sinc 扭曲量, 这个 将 否则
呈现 在 这 dac 输出 spectrum, 是 virtually eliminated.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com