ad9943/ad9944
rev. b | 页 19 的 20
24 refb
23 reft
22 ccdin
21 avss
d2 1
d3 2
D0
D1
d4 3
20 avdd
19 shd
18 shp
17 clpob
d5 4
d6 5
d7 6
d8 7
d9 8
数据
输出
12
D10
D11
910
3V
驱动器
供应
3V
相似物
供应
3V
相似物
供应
DRVDD
DRVSS
DVDD
DATACLK
DVSS
PBLK
12 13 14 15 16
5
时钟
输入
3
串行
接口
CCDIN
AD9944
(不 至 规模)
顶 视图
1.0
µ
F
1.0
µ
F
0.1
µ
F
0.1
µ
F
0.1
µ
F
0.1
µ
F
nc = 非 连接
管脚 1
IDENTIFIER
32 31 30 29 28 27 26 25
NC
NC
NC
SCK
SDTA
SL
11
02905-b-019
图示 18. ad9944 推荐 电路 配置 为 ccd 模式
内部的 电源-在 重置 电路系统
之后 电源-在, 这 ad9943/ad9944 automatically 重置 所有
内部的 寄存器 和 执行 内部的 校准 程序.
这个 takes 大概 1 ms 至 完全. 在 这个 时间,
正常的 时钟 信号 和 串行 写 行动 将 出现.
不管怎样, 串行 寄存器 写 是 ignored 直到 这 内部的
重置 运作 是 完成.
grounding 和 解耦
RECOMMENDATIONS
作 显示 在 图示 17 和 图示 18, 一个 单独的 地面 平面 是
推荐 为 这 ad9943/ad9944. 这个 地面 平面
应当 是 作 持续的 作 可能. 这个 确保 那 所有 相似物
解耦 电容 提供 这 最低 可能 阻抗
path 在 这 电源 和 绕过 管脚 和 它们的 各自的
地面 管脚. 所有 解耦 电容 应当 是 located 作
关闭 作 可能 至 这 包装 管脚. 一个 单独的 clean 电源
供应 是 推荐 为 这 ad9943 和 ad9944, 但是 一个
独立的 数字的 驱动器 供应 将 是 使用 为 drvdd (管脚 11).
drvdd 应当 总是 是 decoupled 至 drvss (管脚 12), 这个
应当 是 连接 至 这 相似物 地面 平面. 有利因素 的
使用 一个 独立的 数字的 驱动器 供应 包含 使用 一个 更小的
电压 (2.7 v) 至 相一致 水平 和 一个 2.7 v asic, 和 减少
数字的 电源 消耗 和 潜在的 噪音 连接. 如果 这
数字的 输出 必须 驱动 一个 加载 大 比 20 pf, buffering
是 这 推荐 方法 至 减少 数字的 代号 转变
噪音. alternatively, 放置 序列 电阻器 关闭 至 这 数字的
输出 管脚 将 也 帮助 减少 噪音.
便条: 这 exposed 垫子 在 这 bottom 的 这 ad9943/ad9944
应当 是 焊接 至 这 地 平面 的 这 打印 电路
板.
: 点此下载
