首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251942
 
资料名称:AD9985KSTZ-140
 
文件大小: 349.88K
   
说明
 
介绍:
110 MSPS/140 MSPS Analog Interface for Flat Panel Displays
 
 


: 点此下载
  浏览型号AD9985KSTZ-140的Datasheet PDF文件第15页
15
浏览型号AD9985KSTZ-140的Datasheet PDF文件第16页
16
浏览型号AD9985KSTZ-140的Datasheet PDF文件第17页
17
浏览型号AD9985KSTZ-140的Datasheet PDF文件第18页
18

19
浏览型号AD9985KSTZ-140的Datasheet PDF文件第20页
20
浏览型号AD9985KSTZ-140的Datasheet PDF文件第21页
21
浏览型号AD9985KSTZ-140的Datasheet PDF文件第22页
22
浏览型号AD9985KSTZ-140的Datasheet PDF文件第23页
23
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD9985
rev. 0 | 页 19 的 32
2-线 串行 控制 寄存器 detail 碎片
IDENTIFICATION
00 7–0 碎片 修订
一个 8-位 寄存器 那 代表 这 硅 修订.
pll 分隔物 控制
01 7–0 pll 分隔 比率 msbs
这 8 大多数 重大的 位 的 这 12-位 pll 分隔
比率 plldiv. 这 运算的 分隔 比率 是
plldiv + 1.
这 pll derives 一个 主控 时钟 从 一个 新当选的
hsync 信号. 这 主控 时钟 频率 是 然后
分隔 用 一个 integer 值, 此类 那 这 输出 是
阶段-锁 至 hsync. 这个 plldiv 值
确定 这 号码 的 pixel 时间 (pixels 加
horizontal blanking overhead) 每 线条. 这个 是
典型地 20% 至 30% 更多 比 这 号码 的 起作用的
pixels 在 这 显示.
这 12-位 值 的 这 pll 分隔物 支持 分隔
ratios 从 2 至 4095. 这 高等级的 这 值 承载 在
这个 寄存器, 这 高等级的 这 结果 时钟 频率
和 遵守 至 一个 fixed hsync 频率.
vesa 有 established 一些 标准 定时
规格 那 assist 在 determining 这 值 为
plldiv 作 一个 函数 的 horizontal 和 vertical
显示 决议 和 框架 比率 (表格 9).
不管怎样, 许多 计算机 系统 做 不 遵从
precisely 至 这 recommendations, 和 这些 号码
应当 是 使用 仅有的 作 一个 手册. 这 显示 系统
生产者 应当 提供 自动 或者 手工的
意思 为 optimizing plldiv. 一个 incorrectly 设置
plldiv 将 通常地 生产 一个 或者 更多 vertical
噪音 bars 在 这 显示. 这 更好 这 错误, 这
更好 这 号码 的 bars 生产.
这 电源-向上 default 值 的 plldiv 是 1693
(plldivm = 69h, plldivl = dxh).
这 ad9985 updates 这 全部 分隔 比率 仅有的 当
这 lsbs 是 changed. writing 至 这 msb 用 它自己 将
不 触发 一个 更新.
02 7–4 pll 分隔 比率 lsbs
这 4 least 重大的 位 的 这 12-位 pll 分隔
比率 plldiv. 这 运算的 分隔 比率 是
plldiv + 1.
这 电源-向上 default 值 的 plldiv 是 1693
(plldivm = 69h, plldivl = dxh). 这 ad9985
updates 这 全部 分隔 比率 仅有的 当 这个 寄存器 是
写 至.
时钟 发生器 控制
03 7–6 vco 范围 选择
二 位 那 establish 这 运行 范围 的 这 时钟
发生器.
vcornge 必须 是 设置 至 correspond 和 这
desired 运行 频率 (新当选的 pixel 比率).
这 pll 给 这 最好的 jitter 效能 在 高
发生率. 为 这个 reason, 至 输出 低 pixel 比率
和 安静的 得到 好的 jitter 效能, 这 pll 的确
运作 在 一个 高等级的 频率 但是 然后 divides 向下
这 时钟 比率 afterwards.
表格 11 显示 这 pixel 比率 为 各自 vco 范围 设置. 这
pll 输出 divisor 是 automatically 选择 和 这
vco 范围 设置.
表格 11. vco 范围
pixel 时钟 范围 (mhz)
PV1 PV0 AD9985KSTZ AD9985BSTZ
0 0 12–32 12–30
0 1 32–64 30–60
1 0 64–110 60–110
1 1 110–140
这 电源-向上 default 值 是 01.
03 5–3 电流 承担 打气 电流
三 位 那 establish 这 电流 驱动 这 循环
过滤 在 这 时钟 发生器.
表格 12. 承担 打气 电流
电流 电流 (µa)
000 50
001 100
010 150
011 250
100 350
101 500
110 750
111 1500
电流 必须 是 设置 至 correspond 和 这 desired
运行 频率 (新当选的 pixel 比率).
这 电源-向上 default 值 是 电流 = 001.
04 7–3 时钟 阶段 调整
一个 5-位 值 那 adjusts 这 抽样 阶段 在 32
步伐 横过 一个 pixel 时间. 各自 步伐 代表 一个
11.25° 变换 在 抽样 阶段.
这 电源-向上 default 值 是 16.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com