®
dac707/708/709
8
电压 输出 模型
相似物 输出 相似物 输出
单极的, 0 至 +10v
(1)
双极,
±
10V 双极,
±
5V
16-位 15-位 14-位 单位 16-位 15-位 14-位 16-位 15-位 14-位 单位
一个 lsb 153 305 610
µ
V 一个 lsb 305 610 1224 153 305 610
µ
V
FFFF
H
+9.99985 +9.99969 +9.99939 V 7FFFH +9.99960 +9.99939 +9.99878 +4.99980 +4.99970 +4.99939 V
0000
H
0 0 0 V 8000H –10.0000 –10.0000 –10.0000 –5.0000 –5.0000 –5.0000 V
电流 输出 模型
相似物 输出 相似物 输出
单极的, 0 至 –2ma
(1)
双极,
±
1mA
16-位 15-位 14-位 单位 16-位 15-位 14-位 单位
一个 lsb 0.031 0.061 0.122
µ
一个 一个 lsb 0.031 0.061 0.122
µ
一个
FFFF
H
–1.99997 –1.99994 –1.99988 毫安 7FFF
H
–0.99997 –0.99994 –0.99988 毫安
0000
H
0 0 0 毫安 8000
H
+1.00000 +1.00000 +1.00000 毫安
数字的
输入
代号
数字的
输入
代号
数字的
输入
代号
数字的
输入
代号
表格 ii. 数字的 输入 和 相似物 输出 电压/电流 relationships.
便条: (1) msb assumed 至 是 inverted externally.
接口 逻辑 和 定时
dac708/709
这 信号 碎片 选择 (cs), 写 (wr), 寄存器
使能 (一个
0
, 一个
1
, 和 一个
2
) 和 clear (clr), 提供 这
控制 功能 为 这 微处理器 接口. 它们 是
所有 起作用的 在 这 “low” 或者 逻辑 “0” 状态. cs 必须 是 低 至
进入 任何 的 这 寄存器. 一个
0
和 一个
1
steer 这 输入 8-位
数据 字节 至 这 低- 或者 高-字节 输入 获得 各自. 一个
2
门 这 内容 的 这 二 输入 latches 通过 至 这 d/一个
获得 在 并行的. 这 内容 是 然后 应用 至 这 输入 的
这 d/一个 转换器. 当 wr 变得 低, 数据 是 strobed 在
这 获得 或者 latches 这个 有 被 使能.
这 串行 输入 模式 是 使活动 当 两个都 一个
0
和 一个
1
是
逻辑 “0” 同时发生地. 这 d0 (d8)/si 输入 数据 线条
accepts 这 串行 数据 msb 第一. 各自 位 是 clocked 在 用
一个 wr 脉冲波. 数据 是 strobed 通过 至 这 d/一个 获得 用 一个
2
going 至 逻辑 “0” 这 一样 作 在 这 并行的 输入 模式.
各自 的 这 latches 能 是 制造 “transparent” 用 维持-
ing 它的 使能 信号 在 逻辑 “0”. 不管怎样, 作 陈述 在之上,
当 两个都 一个
0
和 一个
1
是 逻辑 “0” 在 这 一样 时间, 这
串行 模式 是 选择.
这 clr 线条 resets 两个都 输入 latches 至 所有 zeros 和 sets
这 d/一个 获得 至 0000
H
. 这个 是 这 二进制的 代号 那 给 一个
无效的, 或者 零, 在 这 输出 的 这 d/一个 在 这 双极 模式.
在 这 单极的 模式, activating clr 将 导致 这 输出
至 go 至 一个-half 的 全部 规模.
这 最大 时钟 比率 的 这 latches 是 10mhz. 这
最小 时间 在 写 (wr) 脉冲 为 successive
使能 是 20ns. 在 这 串行 输入 模式 (dac708 和
dac709), 这 最大 比率 在 这个 数据 能 是 clocked
在 这 输入 变换 寄存器 是 10mhz.
这 定时 的 这 控制 信号 是 给 在 图示 6.
DAC707
这 dac707 接口 定时 是 这 一样 作 那 描述
在之上 除了 instead 的 二 8-位 separately-使能 输入
latches, 它 有 一个 单独的 16-位 输入 获得 使能 用 一个
0
. 这
定时 图解
d0-d15, si
WR
CS
t
CW
t
DW
一个
0
, 一个
1
, 一个
2
t
AW
t
DH
t
WP
逻辑 定时 - 并行的 或者 串行 数据 输入 在 温度
ns, 最小值 ns, 最大值
T
DW
数据 有效的 至 终止 的 wr 80
T
CW
cs 有效的 至 终止 的 wr 80
T
AW
一个
0
, 一个
1
, 一个
2
有效的 至 终止 的 wr 80
T
WP
写 脉冲波 宽度 80
T
DH
数据 支撑 之后 终止 的 wr 0
图示 6. 逻辑 定时 图解.
d/一个 获得 是 使能 用 一个
1
. 也, 那里 是 非 串行-输入
模式 和 非 碎片 选择 (cs) 线条.
安装
仔细考虑
预定的 至 这 极其-高 精度 的 这 d/一个 转换器,
系统 设计 问题 此类 作 grounding 和 联系
阻抗 变为 非常 重要的. 为 一个 16-位 转换器
和 一个 +10v 全部-规模 范围, 1lsb 是 153
µ
v. 和 一个 加载
电流 的 5ma, 序列 线路 和 连接器 阻抗 的
仅有的 30m
Ω
将 导致 这 输出 至 是 在 错误 用 1lsb. 至
understand what 这个 意思 在 条款 的 一个 系统 布局, 这
阻抗 的 典型 1 ounce 铜-clad 打印 电路
板 材料 是 大概 1/2m
Ω
每 正方形的. 在 这
例子 在之上, 一个 10 milliinch-宽 conductor 60 milliinches
长 将 导致 一个 1lsb 错误.
: 点此下载
