sbas279c −8月 2003 − 修订 october 2004
www.德州仪器.com
14
应用 信息
theory 的 运作
这 architecture 的 这 dac2932 使用 这 电流 steering
技巧至 使能 快 切换 和 一个高 更新 比率.
这 核心 元素 在里面 这 大而单一的 dac 是 一个 排列 的
segmented 电流 来源 那 是 设计 至 deliver 一个
全部-规模 输出 电流 的 向上 至 2ma, 作 显示 在
图示 27. 一个 内部的 解码器 地址 这 差别的
电流 switches 各自 时间 这 dac 是 updated 和 一个
相应的 输出 电流 是 formed 用 steering 所有
电流至 也 输出 summing node, i
输出
或者 i
输出
. 这
complementary输出 deliver 一个 differential 输出信号,
这个 改进 这 动态 效能 通过
减少 的 甚至-顺序 和声学 和 一般模式
信号 (噪音), 和 doubles 这 顶峰-至-顶峰 输出
信号摆动 用 一个 因素 的 二, 对照的 至 单独的-结束
运作.
这 segmented architecture 结果 在 一个 重大的
减少 的 这 glitch 活力, 和 改进 这 动态
效能 (sfdr) 和 dnl. 这 电流 输出
维持 一个 非常 高 输出 阻抗 的 更好 比
200k
Ω
.
这 全部-规模 输出 电流 是 决定 用 这 比率 的
这 内部的 涉及 电压 (大概 +1.2v) 和
一个 外部 电阻, r
设置
. 这 结果 i
REF
是 内部
multiplied 用 一个 因素 的 32 至 生产 一个 有效的 dac
输出 电流 那 能 范围 从 0.5ma 至 2ma,
取决于 在 这 值 的 r
设置
.
这 dac2932 是 分割 在 一个 数字的 和 一个 相似物 portion,
各自 的 这个 是 powered 通过它的 自己的 供应 管脚. 这
数字的 部分 包含 边缘-triggered 输入 latches 和
这 解码器 逻辑, 当 这 相似物 部分 comprises 这
电流 源 排列 和 它的 有关联的 switches, 和 这
涉及 电路系统.
STBY
CS
DIN
SCLK
同步
PD
CLK
并行的 数据 输入,
[d0:d11]
12−位 数据,
Interleaved
DAC2932
REF
在
+V
D
+V
一个
GSET FSA1 FSA2 AGND DGND
I
OUT1
I
OUT1
I
OUT2
I
OUT2
V
OUT1
V
OUT2
V
OUT3
V
OUT4
+1.22v 涉及
获得
Serial−to−并行的
变换 寄存器
输入 获得
和
De−多路调制器
涉及 控制 放大
12−位
40MSPS
I−DAC1
DAC
获得 1
12−位
40MSPS
I−DAC2
12−位
String−DAC1
获得
12−位
String−DAC2
获得
12−位
String−DAC3
获得
12−位
String−DAC4
DAC
获得 2
Data2
CLK2
时钟
I−DAC 部分
A0
一个
一个
一个
一个
Dx12
A1
A2
A3
REFV
+V
DV
+V
AV
AGNDVDGNDVPDV
V−DAC 部分
Data1
CLK1
图示 27. 块 图解 的 这 dac2932
: 点此下载
