sbas279c −8月 2003 − 修订 october 2004
www.德州仪器.com
20
alternatively, bringing gset 低 (那 是, 连接 至
agnd),switches 这 dac2932 在 这 同时发生的 增益
设置 模式. now 这 全部-规模 输出 电流 的 两个都 dac
途径 是决定 用 仅有的 一个 外部 r
设置
电阻
连接 至 这 fsa1 管脚. 这 电阻 在 这 fsa2 管脚
将 是 移除; 不管怎样, 这个 是 不 必需的 自从 这个
管脚 是 不 函数的 在 这个 模式 和 这 电阻 有 非
效应 在 这 增益 等式. 这 formula 为 deriving 这
准确无误的 r
设置
仍然是 不变. 为 例子,
R
设置
= 19.6k
Ω
将 结果 在 一个 2ma 输出 为 两个都 dacs.
这 dac2932 是 指定 和 gset 正在 高 和
运行 在inpendent 增益 模式. 它 应当 是 指出 那
当 使用 这 同时发生的 增益 模式, 这 增益 错误
和 增益 相一致 错误 将 增加.
外部 涉及 运作
这 内部的 涉及 能 是 无能 用 simply 应用
一个 外部 涉及 电压 在 这 ref
在
管脚, 这个 在
这个情况 功能 作 一个 输入, 作 显示 在 图示 37. 这
使用 的 一个 外部 涉及 将 是 考虑 为
产品 那 需要 高等级的 精度 和 逐渐变化
效能.
R
设置
External
涉及
I
REF
=
V
REF
R
设置
DAC2932
+1.22v ref.
FSA
+3V
+V
一个
REF
在
电流
来源
Ref
控制
放大
图示 37. 外部 涉及 配置
当 一个 0.1
µ
f 电容 是 推荐 为 使用 和 这
内部的 涉及, 它 是 optional 为 这 外部 涉及
运作. 这 涉及 输入, ref
在
, 有 一个 高 输入
阻抗 和 能 容易地 是 驱动 用 各种各样的 来源.
V−DAC
这 architecture 组成 的 一个 电阻 string dac followed
用 一个 输出 缓存区 放大器. 图示 38 显示 一个 块
图解 的 这 dac architecture.
DAC 寄存器
REF (+)
电阻
String
ref(
−
)
输出
放大器
地
REFV
(+v
DV
)
V
输出
图示 38. v-dac architecture
这 输入 编码 至 这 v-dac 是 笔直地 二进制的, 所以 这
完美的 输出 电压 是 给 用:
V
输出
REFV
D
4096
在哪里 d = decimal 相等的 的 这 二进制的 代号 那 是
承载 至 这 dac 寄存器; 它 能 范围 从 0 至 4095.
串行 接口
这 v−dacs 有 一个 三-线 串行 接口 (同步,
sclk,和 din), 这个 是 兼容 和 spi, qspi, 和
microwire 接口 standards 作 好 作 大多数 数字的
信号 processors (dsps).
这 写 sequence begins 用 bringing 这 同步
线条 低.
数据 从 这 din 线条 是 clocked 在 这 16-位 变换
寄存器 在 这 下落 边缘 的 sclk. 这 串行 时钟
频率 能 是作 高 作 20mhz, 制造 这 v-dacs
兼容 和 高-速 dsps. 在 这 16th 下落
边缘 的 这 串行 时钟, 这 last 数据 位 是 clocked 在 和
这 编写程序 函数 是 executed (那 是, 一个 改变 在
dac 寄存器 内容 和/或者 一个 改变 在 这 模式 的
运作).
在 这个 要点, 这 同步
线条 将 是 保持 低 或者 brought
高. 在也 情况, 它 必须 是 brought 高 为 一个 最小
的 50ns 在之前 这 next 写 sequence 所以 那 一个 下落
边缘 的 同步
能 initiate 这 next 写 sequence. 自从
这 同步
缓存区 牵引 更多 电流 当 这 同步
信号 是 高 th一个 它 做 当 它 是 低, 同步应当 是
idled 低 在 写 sequences 为 最低 电源
运作 的 这 部分. 作 提到 在之上, 不管怎样, 它
必须 是 brought 高 又一次 just 在之前 这 next 写
sequence.
(11)
: 点此下载
