®
14
DAC7715
状态 的
选择 选择 状态 的
输入 输入 所有 dac
A1 A0 LOADREG LOADDACS 重置 寄存器 寄存器 寄存器
L
(1)
LLH
(2)
H 一个 Transparent Latched
L H L H H B Transparent Latched
H L L H H C Transparent Latched
H H L H H D Transparent Latched
X
(3)
X H L H 毫无 (所有 latched) Transparent
X X H H H 毫无 (所有 latched) Latched
X X X X L 所有 重置
(4)
重置
(4)
注释: (1) l = 逻辑 低. (2) h = 逻辑 high. (3) x = don’t care. (4) resets 至 也 000h 或者 800
H
, 每 这 resetsel 状态 (低 = 000
H
, 高 = 800
H
).
当 重置 rises, 所有 寄存器 那 是 在 它们的 latched 状态 retain 这 重置 值.
表格 ii. 控制 逻辑 真实 表格.
CS
(1)
CLK
(1)
LOADREG 重置 串行 变换 寄存器
H
(2)
X
(3)
H H 非 改变
L
(4)
L H H 非 改变
L
↑
(5)
H H 先进的 一个 位
↑
L H H 先进的 一个 位
H
(6)
XL
(7)
H 非 改变
H
(6)
XHL
(8)
非 改变
注释: (1) cs 和 clk 是 interchangeable. (2) h = 逻辑 high.
(3) x = don’t 小心. (4) l = 逻辑 低 (5) = 积极的 逻辑 transition.
(6) 一个 高 值 是 建议的 在 顺序 至 避免 一个 “false clock” 从
advancing 这 变换 寄存器 和 changing 这 变换 寄存器. (7) 如果 数据 是
clocked 在 这 串行 寄存器 当 loadreg 是 低, 这 选择 输入
寄存器 将 改变 作 这 变换 寄存器 位 “flow” 通过 a1 和 a0. 这个
将 corrupt 这 数据 在 各自 输入 寄存器 那 有 被 erroneously
选择. (8) 重置 低 导致 非 改变 在 这 内容 的 这 串行
变换 寄存器.
表格 iii. 串行 变换 寄存器 真实 表格.
clk 当 cs rises 在 这 终止 的 一个 串行 转移. 如果 clk 是
低 当 cs rises, 这 或者 门 将 提供 一个 rising 边缘
至 这 变换 寄存器, shifting 这 内部的 数据 一个 额外的
位. 这 结果 将 是 incorrect 数据 和 可能 选择 的
这 wrong 输入 寄存器.
如果 两个都 cs 和 clk 是 使用, 然后 cs 应当 上升 仅有的 当
clk 是 高. 如果 不, 然后 也 cs 或者 clk 能 是 使用 至
运作 这 变换 寄存器. 看 表格 iii 为 更多 信息.
这 数字的 数据 在 这 dac7715 是 翻倍-缓冲. 这个
准许 新 数据 至 是 entered 为 各自 dac 没有 disturb-
ing 这 相似物 输出. 当 这 新 settings 有 被
entered 在 这 设备, 所有 的 这 dac 输出 能 是
updated 同时发生地. 这 转移 从 这 输入 regis-
ters 至 这 dac 寄存器 是 accomplished 和 一个 高 至
低 转变 在 这 loaddacs 输入.
因为 这 dac 寄存器 变为 transparent 当
loaddacs 是 低, 它 是 可能 至 保持 这个 管脚 低
和 更新 各自 dac 通过 loadreg. 不管怎样, 作 各自
新 数据 文字 是 entered 在 这 设备, 这 相应的
输出 将 更新 立即 当 loadreg 是 带去
低.
数字的 输入 编码
这 dac7715 输入 数据 是 在 笔直地 二进制的 format. 这
输出 电压 是 给 用 这 下列的 等式:
V V
V V N
输出 REFL
REFH REFL
= +
( – ) •
4096
在哪里 n 是 这 数字的 输入 代号 (在 decimal). 这个 等式
做 不 包含 这 影响 的 补偿 (零-规模) 或者 增益
(全部-规模) errors.
“load 所有 dac registers” 信号 (loaddacs). 在 增加,
一个 碎片 选择 (cs) 输入 是 有 至 使能 串行 commu-
nication 当 那里 是 多样的 串行 设备. 一个 asyn-
chronous 重置 输入 (重置) 是 提供 至 使简化 开始-
向上 情况, periodic resets, 或者 emergency resets 至 一个
知道 状态.
这 dac 代号 和 地址 是 提供 通过 一个 16-位 串行
接口 作 显示 在 图示 4. 这 第一 二 位 选择 这
输入 寄存器 那 将 是 updated 当 loadreg 变得
低, 作 显示 在 表格 ii. 这 next 二 位 是 不 使用.
这 last 12 位 是 这 dac 代号 这个 是 提供, 大多数
重大的 位 第一.
便条 那 cs 和 clk 是 联合的 和 一个 或者 门 和
这 输出 控制 这 串行-至-并行的 变换 寄存器 inter-
nal 至 这 dac7715 (看 这 块 图解 在 这 front 的
这个 数据 薄板). 这些 二 输入 是 完全地 inter-
changeable. 在 增加, 小心 必须 是 带去 和 这 状态 的
: 点此下载
