飞利浦 半导体
sc16c554/554d
四方形 uart 和 16-字节 先进先出 和 infrared (irda) encoder/解码器
产品 数据 rev. 05 — 10 将 2004 18 的 55
9397 750 13132
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
6.10 可编程序的 波特 比率 发生器
这 sc16c554/554d 支持 高 速 modem 科技 那 有 增加
输入 数据 比率 用 employing 数据 压缩 schemes. 为 例子, 一个 33.6 kbit/s
modem 那 雇用 数据 压缩 将 需要 一个 115.2 kbit/s 输入 数据 比率.
一个 128.0 kbit/s isdn modem 那 支持 数据 压缩 将 需要 一个 输入
数据 比率 的 460.8 kbit/s.
一个 单独的 波特 比率 发生器 是 提供 为 这 传输者 和 接受者, 准许
独立 tx/rx 频道 控制. 这 可编程序的 波特 比率 发生器 是
有能力 的 accepting 一个 输入 时钟 向上 至 80 mhz (为 3.3 v 和 5 v 运作), 作
必需的 为 支承的 一个 5 mbit/s 数据 比率. 这 sc16c554/554d 能 是 configured
为 内部的 或者 外部 时钟 运作. 为 内部的 时钟 振荡器 运作, 一个
工业 标准 微处理器 结晶 (并行的 resonant/22-33 pf 加载) 是
连接 externally 在 这 xtal1 和 xtal2 管脚 (看 图示 7).
alternatively, 一个 外部 时钟 能 是 连接 至 这 xtal1 管脚 至 时钟 这
内部的 波特 比率 发生器 为 标准 或者 custom 比率 (看 Table 7).
程序编制 这 波特 比率 发生器 寄存器 dlm (msb) 和 dll (lsb)
提供 一个 用户 能力 为 selecting 这 desired final 波特 比率.
图 7. 结晶 振荡器 连接.
表格 7: 波特 比率 发生器 程序编制 表格 使用 一个 7.3728 mhz 时钟
输出 波特 比率 用户
16
×
时钟 divisor
DLM
程序 值
(十六进制)
DLL
程序 值
(十六进制)
Decimal 十六进制
200 2304 900 09 00
1200 384 180 01 80
2400 192 C0 00 C0
4800 96 60 00 60
9600 48 30 00 30
19.2 k 24 18 00 18
38.4 k 12 0C 00 0C
76.8 k 6 06 00 06
153.6 k 3 03 00 03
230.4 k 2 02 00 02
460.8 k 1 01 00 01
002aaa169
X1
1.8432 mhz
C1
22 pf
C2
47 pf
XTAL1
XTAL2
X1
1.8432 mhz
C1
47 pf
C2
100 pf
XTAL1
XTAL2
1.5 k
Ω