30 Architectural 描述
(持续)
31 接口
311 PHY 接口
这 PHY 接口 是 一个 同步的 接口 那 提供
一个 字节 stream 至 这 播放机
一个
设备 (这 PHY 要求
字节 stream PHY
要求) 和 receives 一个 字节 stream
从 这 播放机
一个
设备 (这 PHY 表明 字节 stream
PHY
表明)
这 10 位 transferred 在 两个都 方向 横过 这
PH
表明 和 PH
要求 接口 组成 的 一个
parity 位 (odd parity) 一个 控制 bit 和 8 位 的 data 这
控制 位 确定 如果 这 8 数据 位 是 一个 数据 标识
一双 或者 一个 控制 标识 pair
312 ABus 接口
这 ABus 接口 提供 这 高 效能 synchro-
nous 数据 和 控制 接口 至 这 Host 系统 andor
local memory 数据 和 Descriptors 是 transferred 通过 这个
接口 在 这 32-位 数据 总线 (和 字节 parity) 两个都
多路复用 和 非-多路复用 地址 信息 是
有 在 这个 bus Arbitration 和 转移 控制 信号
是 提供 和 降低 这 (所需的)东西 为 外部
glue logic
313 控制 总线 接口
这 控制 接口 实现 这 接口 至 这 con-
trol 总线 这个 准许 这 用户 至 initialize 监控 和 diag-
nose 这 运作 的 这 MACSI 这 控制 接口 是
一个 8-位 interface 这个 减少 这 引脚 和 降低
板 space 所有 信息 那 必须 是 同步 和
这 数据 stream crosses 这 ABus Interface
这 控制 总线 是 separated 完全地 从 这 高 每-
formance 数据 path 在 顺序 至 准许 独立 运作
的 这 处理器 在 这 控制 Bus 这 控制 接口
提供 同步 在 这 异步的 con-
trol 总线 和 这 同步的 运作 的 这 device
在 operation 这 host 使用 这 控制 总线 至 进入
这 设备的 内部的 registers 和 至 manage 这 attention
notify (中断) logic
32 环绕 ENGINE
这 环绕 Engine 组成 的 四 blocks Receiver trans-
mitter MAC 参数 RAM 和 CountersTimers 作
显示 在
图示 3-2
321 接受者
这 接受者 accepts 数据 从 这 PHY 水平的 设备 在
字节 stream format (ph
表明)
在之上 接到 这 data 这 接受者 执行 这 下列-
ing functions
确定 这 beginning 和 ending 的 一个 协议 数据
单位 (pdu)
Decodes 这 框架 控制 地方 至 决定 这 PDU
类型 (框架 或者 token)
比较 这 received Destination 和 源 地址-
es 和 这 内部的 地址
处理 数据 在里面 这 框架
Calculates 和 checks 这 框架 审查 Sequence 在
这 终止 的 这 框架
Checks 这 框架 状态 地方
和 finally 这 接受者 presents 这 数据 至 这 MAC inter-
面向 along 和 这 适合的 控制 信号
(毫安
表明)
322 传输者
这 传输者 inserts frames 从 这个 station 在 这 环绕
在 一致 和 这 FDDI 安排时间-token MAC protocol 它
也 repeats frames 从 其它 stations 在 这 ring 这
传输者 块 multiplexes 数据 从 这 毫安
要求
接口 和 数据 从 这 接受者 Block 在 框架
transmission 数据 从 这 要求 接口 是 selected
在 框架 repeating 数据 从 这 接受者 是 selected
TLF11705–3
图示 3-2 环绕 Engine 块 图解
7
: 点此下载
