10 Communications 处理器 介绍
(持续)
同时发生的 进入 至 两个都 数据 和 程序 memory
和 操作指南 pipelining 非常 增强 这 速 每-
formance 的 这 BCP 制造 它 好 suited 为 real-时间 pro-
cessing 这 pipeline 准许 这 next 操作指南 至 是 re-
trieved 从 程序 记忆 当 这 电流 操作指南 是
正在 executed
13 定时 介绍
这 定时 的 所有 CPU operations 操作指南 执行 和
记忆 进入 是 related 至 这 CPU clock 这个 时钟 是
通常地 发生 用 一个 结晶 和 这 内部的 oscillator
和 optional 分隔 用 二 circuitry 这 时期 的 这 结果-
ing CPU 时钟 是 涉及 至 作 一个 t-state 为 example 一个
20 MHz CPU 时钟 产量 一个 50 ns t-state 大多数 CPU func-
tions 此类 作 arithmetic 和 logical operations shifts 和
rotates 和 寄存器 moves 需要 仅有的 二 t-states
Branching 说明 和 数据 记忆 accesses 需要
三 至 四 t-states
各自 记忆 系统 有 一个 separate 可编程序的 num-
ber 的 wait states 至 准许 这 使用 的 slower 记忆 devic-
es 操作指南 记忆 wait states 是 inserted 在 所有 在-
structions 作 显示 在
图示 1-5
因此 它们 影响 这
整体的 速 的 程序 execution 操作指南 记忆
wait states 能 也 应用 当 这 偏远的 接口 是
加载 一个 程序 在 操作指南 memory 数据 记忆
wait states 是 仅有的 inserted 在 数据 记忆 进入 在-
structions hence 那里 是 较少 降级 在 整体的 pro-
gram execution 谈及 至 这 定时 部分 为 详细地 ex-
amples 的 所有 BCP 操作指南 和 数据 记忆 timing
TLF9336–C1
图示 1-4 记忆 配置
TLF9336–C2
图示 1-5 效应 的 记忆 Wait States 在 定时
10